一种抗闩锁装置和CMOS芯片制造方法及图纸

本发明专利技术实施例提供了一种抗闩锁装置和CMOS芯片，所述抗闩锁装置串接在受控电路与电源输入端口之间的电源通路中，所述抗闩锁装置包括：带第一开关的第一电阻、带第二开关的第二电阻、比较器以及逻辑控制电路；所述第一电阻与所述第二电阻并联后，串联在所述受控电路与所述电源输入端口之间的电源通路中；所述比较器的第一输入端连接在所述第二并联节点与所述受控电路之间的电源通路中；所述比较器的第二输入端接参考电压；所述比较器的输出端与所述逻辑控制电路连接；所述逻辑控制电路分别与所述第一开关、所述第二开关连接，控制所述第一开关、第二开关断开或闭合。通过本发明专利技术实施例提供的抗闩锁装置，无需切断芯片电源即可有效解除闩锁。

【技术实现步骤摘要】
一种抗闩锁装置和CMOS芯片
本专利技术及计算机
，特别是涉及一种抗闩锁装置和CMOS芯片。
技术介绍
CMOS(ComplementaryMetal-Oxide-Semiconductor，互补金属氧化物半导体)是一种广泛使用的集成电路工艺技术，而在航天辐照环境中，集成电路会出现单粒子效应和总剂量效应。其中，单粒子闩锁是一种对CMOS芯片电路危害很大的单粒子效应，由单粒子射入诱发可控硅结构的正反馈，可能导致CMOS芯片电路烧毁。抗单粒子闩锁的主要方法包括采用SOI(Silicon-On-Insulator,绝缘衬底上的硅)工艺、对CMOS工艺库进行专门加固以及使用外部抗闩锁措施等。当无法通过工艺改善抗单粒子闩锁性能时，则只能依赖于外部抗闩锁措施。现有的外部抗闩锁措施主要包括电阻限流和检测并切断电源两种。电阻限流方式通过在电源输入端口与受控电路之间的电源通路上简单串入电阻实现，该种方法无法有效解除闩锁并且可能影响受控电路正常工作；检测并切断电源方式，在检测到受控电路发生闩锁时切断电源，该种方式虽然可可解除受控电路的闩锁状态，但切断电源会破坏CMOS芯片运行状态。
技术实现思路
本专利技术提供了一种抗闩锁装置和CMOS芯片，以解决现有的抗闩锁方案中存在的无法在不断电的前提下有效解除受控电路闩锁状态的问题。为了解决上述问题，本专利技术公开了一种抗闩锁装置，所述抗闩锁装置串接在受控电路与电源输入端口之间的电源通路中，所述抗闩锁装置包括：带第一开关的第一电阻、带第二开关的第二电阻、比较器以及逻辑控制电路；所述第一电阻与所述第二电阻并联后，串联在所述受控电路与所述电源输入端口之间的电源通路中；其中，所述第一电阻与所述第二电阻并联后存在第一并联节点以及第二并联节点，所述第一并联节点与所述电源输入端口连接，所述第二并联节点与所述受控电路连接；所述比较器的第一输入端连接在所述第二并联节点与所述受控电路之间的电源通路中；所述比较器的第二输入端接参考电压；所述比较器的输出端与所述逻辑控制电路连接；所述逻辑控制电路分别与所述第一开关、所述第二开关连接，控制所述第一开关、第二开关断开或闭合。为了解决上述问题，本专利技术公开了一种CMOS芯片，所述芯片包含本专利技术实施例中所述的任意一种抗闩锁装置。为了解决上述问题，本专利技术还公开了一种PCB(PrintedCircuitBoard，印制电路板)，PCB包含本专利技术实施例中所述的任意一种抗闩锁装置。与现有技术相比，本专利技术具有以下优点：本专利技术提供的抗闩锁装置和CMOS芯片，在受控电路与电源输入端口之间的电源通路中串联带第一开关的第一电阻，在第一电阻两端并联带第二开关的第二电阻，在受控电路与第一电阻之间的电源通路中设置比较器，通过比较器比较输入电压与参考电压的大小确定受控电路是否出现闩锁，并将比较结果发送至逻辑控制电路，由逻辑控制电路控制第一开关、第二开关断开或闭合，调节受控电路输入电压，从而在受控电路发生闩锁时解除其闩锁状态。可见，本专利技术实施例提供的抗闩锁装置无需切断芯片电源即可有效解除闩锁。附图说明图1是本专利技术实施例一的一种抗闩锁装置的结构示意图；图2是本专利技术实施例二的逻辑控制电路的示意图；图3是本专利技术实施例二的另一种逻辑控制电路的示意图。具体实施方式为使本专利技术的上述目的、特征和优点能够更加明显易懂，下面结合附图和具体实施方式对本专利技术作进一步详细的说明。实施例一参照图1，示出了本专利技术实施例一的一种抗闩锁装置的结构示意图。如图1所示，本专利技术实施例的抗闩锁装置101串接在受控电路102与电源输入端口103之间的电源通路中，图1中虚线框圈起的部分为抗闩锁装置。抗闩锁装置101包括：带第一开关SW1的第一电阻R1、带第二开关SW2的第二电阻R2、比较器1011以及逻辑控制电路1012。第一电阻R1与第二电阻R2并联后，串联在受控电路102与电源输入端口103之间的电源通路中；其中，第二电阻R2与第一电阻R1并联后存在第一并联节点以及第二并联节点，第一并联节点与电源输入端口连接，第二并联节点与受控电路连接。比较器1011的第一输入端连接在第二并联节点与受控电路102之间的电源通路中；比较器1011的第二输入端接参考电压即Vref；比较器1011的输出端与逻辑控制电路1012连接；逻辑控制电路1012分别与第一开关、第二开关连接，控制第一开关、第二开关断开或闭合。其中，比较器1011的第一输入端可以为“+”端，第二输入端可以为“-”端。抗闩锁装置工作原理如下：正常工作状态下，第一开关、第二开关均处于闭合状态，此时并联的第一电阻、第二电阻分压小，受控电路102的输入电压高，相应地，比较器1011的第一输入端电压大于参考电压，比较器1011输出高电平信号。逻辑控制电路1012控制第一开关、第二开关处于闭合状态。当受控电路发生闩锁时，受控电路消耗电流保持显著增加趋势，由于电流变大并联的第一电阻、第二电阻分压增大，相应地比较器1011的第一输入端电压减小，减小后的电压小于参考电压时，比较器1011输出低电平信号，逻辑控制电路1012接收到比较器输入的低电平信号时断开第二开关；第二开关断开后，只有第一电阻串接在电源通路中，电源通路的电阻值突然变化，从而解除受控电路的闩锁状态。第一电阻、第二电阻的阻值，需要依据受控电路的阻值确定。第一电阻与第二电阻并联时的阻值需不影响受控电路正常工作的阻值，即输入电流与第一电阻、第二电阻并联电阻所分电流之差，要等于受控电路的正常工作电流。其中，第一电阻阻值选用较大阻值，第二电阻选用较小阻值；若第一电阻阻值过小、第二电阻值过大，当第二开关断开后受控电路的输入电流增加过大，则会影响受控电路的正常工作。比较器接入的参考电压需低于芯片所接入的电源电压，高于受控电路正常工作时的瞬时电压。这是由于若参考电压高于电源电压，则在芯片供电后无论受控电路是否发生闩锁，比较器均输出低电平信号，第二开关始终处于断开状态，无法有效解除受控电路的闩锁状态；若参考电压低于受控电路正常工作时的瞬时电压，则在受控电路发生闩锁时当前工作电压高于参考电压时，处理器依然输出高电平信号无法及时有效的检测出受控电路的闩锁状态，进而无法有效解除受控电路的闩锁状态。优选地，本专利技术实施提供的抗闩锁装置还包括：电容C0；电容连接在受控电路102与第一电阻R1之间的电源通路中，且电容与受控电路并联，所设置的该电容可以为受控电路提供电流补给。具体地，在受控电路未发生闩锁的状态下，受控电路的工作电流值在预设时间内的增量超出预设值时(受控电路的某些特定功能启动时需要相对大的电流)，电容为受控电路供给电流，避免电路输入接口无法及时进行电流补充时，影响受控电路的正常工作。当受控电路的工作电流减小电源通路中的存在多余电流时，电容储电。本专利技术实施例提供的抗闩锁装置，既可以设置在CMOS芯片内部也可以设置在CMOS芯片外部。本专利技术实施例提供的抗闩锁装置，在受控电路与电源输入端口之间的电源通路中串联带第一开关的第一电阻，在第一电阻两端并联带第二开关的第二电阻，在受控电路与第一电阻之间的电源通路中设置比较器，通过比较器比较输入电压与参考电压的大小确定受控电路是否出现闩锁，并将比较结果发送至逻辑控制电路，由逻辑控制电路控制第一开关、第二开关断开或闭合本文档来自技高网...

【技术保护点】
1.一种抗闩锁装置，其特征在于，所述抗闩锁装置串接在受控电路与电源输入端口之间的电源通路中，所述抗闩锁装置包括：带第一开关的第一电阻、带第二开关的第二电阻、比较器以及逻辑控制电路；所述第一电阻与所述第二电阻并联后，串联在所述受控电路与所述电源输入端口之间的电源通路中；其中，所述第一电阻与所述第二电阻并联后存在第一并联节点以及第二并联节点，所述第一并联节点与所述电源输入端口连接，所述第二并联节点与所述受控电路连接；所述比较器的第一输入端连接在所述第二并联节点与所述受控电路之间的电源通路中；所述比较器的第二输入端接参考电压；所述比较器的输出端与所述逻辑控制电路连接；所述逻辑控制电路分别与所述第一开关、所述第二开关连接，控制所述第一开关、第二开关断开或闭合。

【技术特征摘要】
1.一种抗闩锁装置，其特征在于，所述抗闩锁装置串接在受控电路与电源输入端口之间的电源通路中，所述抗闩锁装置包括：带第一开关的第一电阻、带第二开关的第二电阻、比较器以及逻辑控制电路；所述第一电阻与所述第二电阻并联后，串联在所述受控电路与所述电源输入端口之间的电源通路中；其中，所述第一电阻与所述第二电阻并联后存在第一并联节点以及第二并联节点，所述第一并联节点与所述电源输入端口连接，所述第二并联节点与所述受控电路连接；所述比较器的第一输入端连接在所述第二并联节点与所述受控电路之间的电源通路中；所述比较器的第二输入端接参考电压；所述比较器的输出端与所述逻辑控制电路连接；所述逻辑控制电路分别与所述第一开关、所述第二开关连接，控制所述第一开关、第二开关断开或闭合。2.根据权利要求1所述的抗闩锁装置，其特征在于：所述比较器比较所述第一输入端电压与所述参考电压的大小，并依据比较结果输出电平信号至所述逻辑控制电路；其中，所述受控电路发生闩锁时，所述电平信号为低电平信号；所述逻辑控制电路依据所述电平信号以及时钟信号，控制所述第一开关以及所述第二开关断开或闭合。3.根据权利要求2所述的抗闩锁装置，其特征在于：所述逻辑控制电路包括：第一逻辑控制单元以及第二逻辑控制单元；所述第一逻辑控制单元的两个输入端分别与时钟信号发生器以及所述比较器的输出端连接；所述第一逻辑控制单元的输出端与所述第二开关连接；所述第二逻辑控制单元的两个输入端分别与时钟信号发生器以及所述比较器的输出端连接；所述第二逻辑控制单元的输出端与所述第一开关连接。4.根据权利要求3所述的抗闩锁装置，其特征在于：当所电平信号与所述时钟信号均为低电平信号时，所述第二开关断开，所述第一开关闭合；当所述电平信号或所述时钟信号之一为低电平信号时，所述第一开关、所述第二开关均闭合。5.根据权利要求3或4所述的抗闩锁装置，...

【专利技术属性】
技术研发人员：刘苏，苏孟豪，
申请(专利权)人：龙芯中科技术有限公司，
类型：发明
国别省市：北京,11