一种具有门控使能功能的时间数字转换器制造技术

本发明专利技术涉及一种具有门控使能功能的时间数字转换器，包括：环形振荡器电路、低位译码电路、高位计数器电路、门控信号产生电路、单稳态脉冲产生电路、寄存器阵列电路和串行数据输出电路。本发明专利技术提供的具有门控使能功能的时间数字转换器作为高精度时间测量技术的核心部分，在激光测距、生物医疗、地形测绘、航空航天等领域都有广泛应用。近几年来，无人驾驶技术飞速发展，应用在其中的关键技术就是激光雷达。本发明专利技术实施例可应用于激光雷达技术中，作为大规模SPAD像素阵列内部时间数字转换电路，实现对时间间隔高精度、宽范围的测量。

A Time-to-Digital Converter with Gated Enabling Function

The invention relates to a time-to-digital converter with gated enabling function, including a ring oscillator circuit, a low-bit decoding circuit, a high-bit counter circuit, a gated signal generating circuit, a monostable pulse generating circuit, a register array circuit and a serial data output circuit. As the core part of high precision time measurement technology, the time-to-digital converter with gated enabling function provided by the invention is widely used in laser ranging, biomedical, topographic mapping, aerospace and other fields. In recent years, unmanned driving technology has developed rapidly, and the key technology used in it is lidar. The embodiment of the present invention can be applied to lidar technology as an internal time digital conversion circuit of large-scale SPAD pixel array to realize high precision and wide range measurement of time interval.

【技术实现步骤摘要】
一种具有门控使能功能的时间数字转换器
本专利技术属于数模混合集成电路
，具体涉及一种具有门控使能功能的时间数字转换器。
技术介绍
时间数字转换器主要用于测量时间间隔，将输入的模拟时间间隔量信号转换为输出的数字信号，进而实现时间间隔的数字化。近年来，飞行时间(TimeofFlight，TOF)测距法在三维成像、无人驾驶、生物医疗、地形测绘、航空航天等军用和民用领域都有着重要应用。在TOF测距方法中，主要依靠时间数字转换器(Time-DigitalConverter，简称：TDC)电路完成时间间隔信号的量化转换。由于这些
的先进水平与时间间隔测量精度密切相关，因此，对TDC的测量动态范围和测量分辨率的要求也越来越高。目前，传统的时间数字转换器主要为一段式和二段式结构；其中，一段式TDC中的计数器结构和延时链型结构的分辨率，受限于自身结构中的延迟单元的最小延迟，不能满足高精度要求；二段式TDC分为粗量化和细量化两个阶段，以此来提高时间测量精度和测量动态范围，但其结构的占用面积、功耗会随输入动态范围的增大而增大，不符合集成电路低压低功耗的发展趋势。
技术实现思路
为了解决现有技术中存在的上述问题，本专利技术提供了一种具有门控使能功能的时间数字转换器。本专利技术要解决的技术问题通过以下技术方案实现：本专利技术实施例提供了一种具有门控使能功能的时间数字转换器，包括：环形振荡器电路、低位译码电路、高位计数器电路、门控信号产生电路、单稳态脉冲产生电路、寄存器阵列电路和串行数据输出电路；其中，所述环形振荡器电路用于根据门控信号输出相位节点状态，还用于根据RST信号进行复位；所述低位译码电路用于根据所述相位节点状态输出低位数据；所述高位计数器电路用于根据所述相位节点状态输出高位数据，还用于根据所述RST信号进行清零；所述门控信号产生电路用于根据SATRT信号和STOP信号生成所述门控信号；所述单稳态脉冲产生电路用于根据所述STOP信号生成所述RST信号；所述寄存器阵列电路用于根据所述STOP信号存储所述高位数据和所述低位数据，还用于根据所述START信号输出所述高位数据和所述低位数据；所述串行数据输出电路用于将并行产生的所述高位数据和所述低位数据串行输出。在本专利技术的一个实施例中，所述环形振荡器电路包括：多个反相器I、多个传输门TG和多个与非门U；其中，所述反相器Ij的输出端通过所述传输门TGj后，分别连接至所述与非门Uj的输入端、所述反相器I1j的输入端、所述反相器Ij+1的输入端，j为大于等于1小于等于7的整数；所述反相器I8的输出端通过所述传输门TG8后，分别连接至所述与非门U8的输入端、所述反相器I18的输入端、所述反相器I1的输入端；所述反相器I8的输出通过传输门TG8连接至反相器I1的输入；所述与非门Uk的另一输出端连接电源电压VDD，所述与非门Um的另一输出端连接所述RST信号，k为大于等于1小于等于4的整数，m为大于等于5小于等于8的整数；所述与非门Uk的输出端连接至所述反相器I1(k+4)的输入端；所述与非门Um的输出端连接至所述反相器I1(m-4)的输入端；所述传输门TGj和所述传输门TG8的控制端输入所述门控信号；所述反相器I1j和所述反相器I18的输出端输出所述相位节点状态。在本专利技术的一个实施例中，所述低位译码电路包括：反相器I21、反相器I22、异或门I23、异或门I24、异或门I25和异或门I26；其中，所述反相器I21的输出端连接所述反相器I22的输入端；所述异或门I24的输出端和所述I25的输出端连接所述异或门I26的输入端；所述反相器I21的输入端、所述异或门I23的输入端、所述异或门I24的输入端和所述异或门I25的输入端输入所述相位节点状态；所述反相器I22的输出端、所述异或门I23的输出端和所述异或门I26的输出端输出所述低位数据。在本专利技术的一个实施例中，所述高位计数器电路包括：多个触发器A；其中，所述触发器A1的CLK输入端输入所述相位节点状态；所述触发器An的输出端连接所述触发器An的D输入端和所述触发器A(n+1)的CLK输入端，n为大于等于1小于等于11的整数。所述触发器A12的输出端连接所述触发器A12的D输入端；所述多个触发器A的RST输入端用于输入RST信号；所述多个触发器A的Q输出端用于输出所述高位数据。在本专利技术的一个实施例中，所述触发器D包括：多个MOS管；其中，所述MOS管M1源极、所述MOS管M11的源极、所述MOS管M4的源极、所述MOS管M7的源极、所述MOS管M10的源极、所述MOS管M14的源极、连接电源电压VDD；所述MOS管M1的栅极、所述MOS管M12的栅极连接所述D输入端所述MOS管M1的漏极、所述MOS管M2的源极连接；所述MOS管M2的漏极、所述MOS管M3的漏极、所述MOS管M11的漏极、所述MOS管M5的栅极连接；所述MOS管M4的漏极、所述MOS管M5的漏极、所述MOS管M7的栅极、所述MOS管M13的栅极连接；所述MOS管M5的源极、所述MOS管M6的漏极连接；所述MOS管M7的漏极、所述MOS管M8的漏极、所述MOS管M10的漏极、所述MOS管M14的栅极、所述MOS管M15的栅极连接所述输出端；所述MOS管M14的漏极、所述MOS管M15的漏极连接所述输出Q端；所述MOS管M8的源极、所述MOS管M9的漏极相连接；所述MOS管M9的源极、所述MOS管M13的漏极相连接；所述MOS管M2的栅极、所述MOS管M4的栅极、所述MOS管M6的栅极、所述MOS管M9的栅极连接所述CLK输入端；所述MOS管M3的栅极、所述MOS管M11的栅极、所述MOS管M8的栅极、所述MOS管M10的栅极连接所述RST输入端；所述MOS管M6的源极、所述MOS管M12的源极、所述MOS管M13的源极、所述MOS管M15的源极连接接地端GND。在本专利技术的一个实施例中，所述MOS管M1、所述MOS管M2、所述MOS管M4、所述MOS管M7、所述MOS管M10、所述MOS管M11为PMOS管；所述MOS管M3、所述MOS管M5、所述MOS管M6、所述MOS管M8、所述MOS管M9、所述MOS管M12、所述MOS管M13、所述MOS管M15为NMOS管。在本专利技术的一个实施例中，所述门控信号产生电路包括触发器B；其中，所述触发器B的D输入端用于输入连接电源电压VDD；所述触发器B的CLK输入端用于输入所述START信号；所述触发器B的RST输入端用于输入所述STOP信号；所述触发器B的Q输出端用于输出所述门控信号。在本专利技术的一个实施例中，所述单稳态脉冲产生电路包括：延时单元1、延时单元2、反相器I31和与非门U31；其中，所述延时单元1的输出端连接所述延时单元2的输入端和所述寄存器阵列电路；所述延时单元2的输出端连接所述反相器I31的输入端和所述与非门U31的一个输入端；所述反相器I31的输出端连接所述与非门U31的另一个输入端；所述与非门U31的输出端用于输出所述RST信号。在本专利技术的一个实施例中，寄存器阵列电路包括：多个触发器C；其中，所述多个触发器C的CLK输入端连接所述延时单元1的输出端；所述多个触发器C的D输入端连接所述高位计数器电路和所述低位译码电本文档来自技高网...

【技术保护点】
1.一种具有门控使能功能的时间数字转换器，其特征在于，包括：环形振荡器电路、低位译码电路、高位计数器电路、门控信号产生电路、单稳态脉冲产生电路、寄存器阵列电路和串行数据输出电路；其中，所述环形振荡器电路用于根据门控信号输出相位节点状态，还用于根据RST信号进行复位；所述低位译码电路用于根据所述相位节点状态输出低位数据；所述高位计数器电路用于根据所述相位节点状态输出高位数据，还用于根据所述RST信号进行清零；所述门控信号产生电路用于根据SATRT信号和STOP信号生成所述门控信号；所述单稳态脉冲产生电路用于根据所述STOP信号生成所述RST信号；所述寄存器阵列电路用于根据所述STOP信号存储所述高位数据和所述低位数据，还用于根据所述START信号输出所述高位数据和所述低位数据；所述串行数据输出电路用于将并行产生的所述高位数据和所述低位数据串行输出。

【技术特征摘要】
1.一种具有门控使能功能的时间数字转换器，其特征在于，包括：环形振荡器电路、低位译码电路、高位计数器电路、门控信号产生电路、单稳态脉冲产生电路、寄存器阵列电路和串行数据输出电路；其中，所述环形振荡器电路用于根据门控信号输出相位节点状态，还用于根据RST信号进行复位；所述低位译码电路用于根据所述相位节点状态输出低位数据；所述高位计数器电路用于根据所述相位节点状态输出高位数据，还用于根据所述RST信号进行清零；所述门控信号产生电路用于根据SATRT信号和STOP信号生成所述门控信号；所述单稳态脉冲产生电路用于根据所述STOP信号生成所述RST信号；所述寄存器阵列电路用于根据所述STOP信号存储所述高位数据和所述低位数据，还用于根据所述START信号输出所述高位数据和所述低位数据；所述串行数据输出电路用于将并行产生的所述高位数据和所述低位数据串行输出。2.根据权利要求1所述的时间数字转换器，其特征在于，所述环形振荡器电路包括：多个反相器I、多个传输门TG和多个与非门U；其中，所述反相器Ij的输出端通过所述传输门TGj后，分别连接至所述与非门Uj的输入端、所述反相器I1j的输入端、所述反相器Ij+1的输入端，j为大于等于1小于等于7的整数；所述反相器I8的输出端通过所述传输门TG8后，分别连接至所述与非门U8的输入端、所述反相器I18的输入端、所述反相器I1的输入端；所述反相器I8的输出通过传输门TG8连接至反相器I1的输入；所述与非门Uk的另一输出端连接电源电压VDD，所述与非门Um的另一输出端连接所述RST信号，k为大于等于1小于等于4的整数，m为大于等于5小于等于8的整数；所述与非门Uk的输出端连接至所述反相器I1(k+4)的输入端；所述与非门Um的输出端连接至所述反相器I1(m-4)的输入端；所述传输门TGj和所述传输门TG8的控制端输入所述门控信号；所述反相器I1j和所述反相器I18的输出端输出所述相位节点状态。3.根据权利要求1所述的时间数字转换器，其特征在于，所述低位译码电路包括：反相器I21、反相器I22、异或门I23、异或门I24、异或门I25和异或门I26；其中，所述反相器I21的输出端连接所述反相器I22的输入端；所述异或门I24的输出端和所述I25的输出端连接所述异或门I26的输入端；所述反相器I21的输入端、所述异或门I23的输入端、所述异或门I24的输入端和所述异或门I25的输入端输入所述相位节点状态；所述反相器I22的输出端、所述异或门I23的输出端和所述异或门I26的输出端输出所述低位数据。4.根据权利要求1所述的时间数字转换器，其特征在于，所述高位计数器电路包括：多个触发器A；其中，所述触发器A1的CLK输入端输入所述相位节点状态；所述触发器An的输出端连接所述触发器An的D输入端和所述触发器A(n+1)的CLK输入端，n为大于等于1小于等于11的整数。所述触发器A12的输出端连接所述触发器A12的D输入端；所述多个触发器A的RST输入端用于输入RST信号；所述多个触发器A的Q输出端用于输出所述高位数据。5.根据权利...

【专利技术属性】
技术研发人员：刘马良，刘秉政，朱樟明，马瑞，
申请(专利权)人：西安电子科技大学，
类型：发明
国别省市：陕西,61