一种新型解码器制造技术

本实用新型专利技术涉及一种新型解码器，包括控制器、预解码器、块阵列、以及耦合到所述块阵列的行解码器和列解码器，所述行解码器具有字线驱动器，所述字线驱动器与所述块阵列中的块一一对应，所述控制器耦合到所述预解码器和所述列解码器，所述预解码器耦合到所述行解码器，所述控制器通过所述预解码器和所述列解码器控制所述块阵列中的位置选择。本实用新型专利技术的有益效果在于：可以减少所用晶体管的数量，从而减小存储器产品尺寸，拓展应用范围。

A New Decoder

The utility model relates to a novel decoder, which comprises a controller, a pre-decoder, a block array, and a row decoder and a column decoder coupled to the block array. The row decoder has a word line driver, which corresponds to the blocks in the block array one by one. The controller is coupled to the pre-decoder and the column decoder, and the pre-decoder is coupled. To the row decoder, the controller controls position selection in the block array through the pre-decoder and the column decoder. The beneficial effect of the utility model is that the number of transistors used can be reduced, the size of the memory product can be reduced, and the application scope can be expanded.

【技术实现步骤摘要】
一种新型解码器
本技术涉及一种解码器，尤其涉及一种应用于存储器的新型解码器。
技术介绍
解码是使用数字信息的标准操作，因此，解码器可以在给定的集成电路中复制多次。单个解码器所需的空间可能相对较小，但是解码器可以多次复制到空间重要的点。解码器若要应用到存储器中则需要减小集成电路中各个解码器的尺寸。
技术实现思路
有鉴于此，本技术的目的是提供一种新型解码器，以解决现有技术中的不足。为了达到上述目的，本技术的目的是通过下述技术方案实现的：提供一种新型解码器，其中，包括控制器、预解码器、块阵列、以及耦合到所述块阵列的行解码器和列解码器，所述行解码器具有字线驱动器，所述字线驱动器与所述块阵列中的块一一对应，所述控制器耦合到所述预解码器和所述列解码器，所述预解码器耦合到所述行解码器，所述控制器通过所述预解码器和所述列解码器控制所述块阵列中的位置选择。上述新型解码器，其中，与所述块阵列中的第一个块对应的所述字线驱动器包括第一N沟道晶体管、第二N沟道晶体管、第三N沟道晶体管、第四N沟道晶体管、第五N沟道晶体管、第六N沟道晶体管、第一P沟道晶体管、第二P沟道晶体管、第三P沟道晶体管和第四P沟道晶体管，所述第一P沟道晶体管的控制端、所述第一N沟道晶体管的控制端、所述第三P沟道晶体管的控制端和所述第四N沟道晶体管的控制端分别连接字线方向上的第一个预解码信号，所述第二P沟道晶体管的控制端、所述第三N沟道晶体管的控制端、所述第四P沟道晶体管的控制端和所述第六N沟道晶体管的控制端分别连接字线方向上的第二个预解码信号，所述第一N沟道晶体管的一电流端、所述第三N沟道晶体管的一电流端、所述第四N沟道晶体管的一电流端和所述第六N沟道晶体管的一电流端分别连接负电源端子，所述第二N沟道晶体管的控制端连接位线方向上的第一个预解码信号，所述第五N沟道晶体管的控制端连接位线方向上的第二个预解码信号，所述第一P沟道晶体管的一电流端和所述第二P沟道晶体管的一电流端分别连接位线方向上的第一个互补预解码信号，所述第三P沟道晶体管的一电流端和所述第四P沟道晶体管的一电流端分别连接位线方向上的第二个互补预解码信号，所述第一P沟道晶体管的另一电流端和所述第二N沟道晶体管的一电流端分别连接第一条字线和所述第一N沟道晶体管的另一电流端，所述第二P沟道晶体管的另一电流端和所述第二N沟道晶体管的另一电流端分别连接第二条字线和所述第三N沟道晶体管的另一电流端，所述第三P沟道晶体管的另一电流端和所述第五N沟道晶体管的一电流端分别连接第三条字线和所述第四N沟道晶体管的另一电流端，所述第四P沟道晶体管的另一电流端和所述第五N沟道晶体管的另一电流端分别连接第四条字线和所述第六N沟道晶体管的另一电流端，其他所述字线驱动器的结构依此类推。与已有技术相比，本技术的有益效果在于：可以减少所用晶体管的数量，从而减小存储器产品尺寸，拓展应用范围。附图说明构成本技术的一部分的附图用来提供对本技术的进一步理解，本技术的示意性实施例及其说明用于解释本技术，并不构成对本技术的不当限定。在附图中：图1示出了本技术解码器的结构示意图；图2示出了本技术与块阵列中的第一个块对应的字线驱动器的结构示意图。具体实施方式下面将结合本技术实施例中的附图，对本技术实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本技术一部分实施例，而不是全部的实施例。基于本技术中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本技术保护的范围。需要说明的是，在不冲突的情况下，本技术中的实施例及实施例中的特征可以相互组合。参考图1所示，本技术解码器包括控制器1、预解码器2、块阵列3、以及耦合到块阵列3的行解码器4和列解码器5，行解码器4具有字线驱动器6，字线驱动器6与块阵列3中的块7一一对应，控制器1耦合到预解码器2和列解码器5，预解码器2耦合到行解码器4，控制器1通过预解码器2和列解码器5控制块阵列3中的位置选择。预解码器2通过向行解码器4提供预解码信号Ym和Xn响应行地址，Xn信号在字线方向上延伸，Ym信号在位线方向上通过行解码器4选择字线驱动器6，所选择的字线驱动器6依次选择字线驱动器6的相对应块中的字线，列解码器5选择位线，存储器单元通过所选择的字线和位线被访问。参看图2所示，与块阵列3中的第一个块对应的字线驱动器6包括第一N沟道晶体管8、第二N沟道晶体管9、第三N沟道晶体管10、第四N沟道晶体管11、第五N沟道晶体管12、第六N沟道晶体管13、第一P沟道晶体管14、第二P沟道晶体管15、第三P沟道晶体管16和第四P沟道晶体管17，第一P沟道晶体管14的控制端、第一N沟道晶体管8的控制端、第三P沟道晶体管16的控制端和第四N沟道晶体管17的控制端分别连接字线方向上的第一个预解码信号X0，第二P沟道晶体管15的控制端、第三N沟道晶体管10的控制端、第四P沟道晶体管17的控制端和第六N沟道晶体管13的控制端分别连接字线方向上的第二个预解码信号X1，第一N沟道晶体管8的一电流端、第三N沟道晶体管10的一电流端、第四N沟道晶体管11的一电流端和第六N沟道晶体管13的一电流端分别连接负电源端子VSS，第二N沟道晶体管9的控制端连接位线方向上的第一个预解码信号Y0，第五N沟道晶体管12的控制端连接位线方向上的第二个预解码信号Y1，第一P沟道晶体管14的一电流端和第二P沟道晶体管15的一电流端分别连接位线方向上的第一个互补预解码信号Y0*，第三P沟道晶体管16的一电流端和第四P沟道晶体管17的一电流端分别连接位线方向上的第二个互补预解码信号Y1*，第一P沟道晶体管14的另一电流端和第二N沟道晶体管9的一电流端分别连接第一条字线WL0和第一N沟道晶体管8的另一电流端，第二P沟道晶体管15的另一电流端和第二N沟道晶体管9的另一电流端分别连接第二条字线WL1和第三N沟道晶体管10的另一电流端，第三P沟道晶体管16的另一电流端和第五N沟道晶体管12的一电流端分别连接第三条字线WL2和第四N沟道晶体管11的另一电流端，第四P沟道晶体管17的另一电流端和第五N沟道晶体管12的另一电流端分别连接第四条字线WL3和第六N沟道晶体管13的另一电流端，其他字线驱动器6的结构依此类推。在典型的读和写操作中，预解码信号Y0，X0，X1和Y1是低有效的，因此预解码信号X0和X1中只有一个在给定的时间点可以是逻辑低，而只有一个预解码信号-代码信号Y0和Y1在给定时间点可以是逻辑低。对于预解码信号X0为逻辑低并因此预解码信号X1为逻辑高的情况，第一N沟道晶体管8和第四N沟道晶体管11是非导通的并且第三N沟道晶体管10和第六N沟道晶体管13是导电的。在第三N沟道晶体管10和第六N沟道晶体管13导通的情况下，字线WL1和WL3处于逻辑低并被取消选择。对于预解码信号Y0为逻辑低并因此预解码信号Y1为逻辑高的情况，第二N沟道晶体管9不导通并且第五N沟道晶体管12导通。作为预解码信号Y0的补码的互补预解码信号Y0*是逻辑高，使得逻辑高通过第一P沟道晶体管14耦合到字线WL0。作为预解码信号Y1的补码的互补预解码信号Y1*是逻辑低。导电的第五N本文档来自技高网...

【技术保护点】
1.一种新型解码器，其特征在于，包括控制器、预解码器、块阵列、以及耦合到所述块阵列的行解码器和列解码器，所述行解码器具有字线驱动器，所述字线驱动器与所述块阵列中的块一一对应，所述控制器耦合到所述预解码器和所述列解码器，所述预解码器耦合到所述行解码器，所述控制器通过所述预解码器和所述列解码器控制所述块阵列中的位置选择。

【技术特征摘要】
1.一种新型解码器，其特征在于，包括控制器、预解码器、块阵列、以及耦合到所述块阵列的行解码器和列解码器，所述行解码器具有字线驱动器，所述字线驱动器与所述块阵列中的块一一对应，所述控制器耦合到所述预解码器和所述列解码器，所述预解码器耦合到所述行解码器，所述控制器通过所述预解码器和所述列解码器控制所述块阵列中的位置选择。2.如权利要求1所述新型解码器，其特征在于，与所述块阵列中的第一个块对应的所述字线驱动器包括第一N沟道晶体管、第二N沟道晶体管、第三N沟道晶体管、第四N沟道晶体管、第五N沟道晶体管、第六N沟道晶体管、第一P沟道晶体管、第二P沟道晶体管、第三P沟道晶体管和第四P沟道晶体管，所述第一P沟道晶体管的控制端、所述第一N沟道晶体管的控制端、所述第三P沟道晶体管的控制端和所述第四N沟道晶体管的控制端分别连接字线方向上的第一个预解码信号，所述第二P沟道晶体管的控制端、所述第三N沟道晶体管的控制端、所述第四P沟道晶体管的控制端和所述第六N沟道晶体管的控制端分别连接字线方向上的第二个预解码信号，所述第一N沟道晶体管的一电流端、所述第三N...

【专利技术属性】
技术研发人员：石长永，
申请(专利权)人：上海歌行电子科技有限公司，
类型：新型
国别省市：上海,31