一种2通道5.0Gsps 12bit PCI ExpressGen3FPGA制造技术

一种2通道5.0Gsps 12bit PCI ExpressGen3FPGA开放的任意波形发生卡,采用FPGA开发软件使用XILINX Vivado 2018.3，基于Verilog‑HDL编写用户的逻辑接口源代码，采用XILINX Virtex FPGA处理器，ZDWV5000提供64位Windows 10设备驱动程序，采用单次或多次触发回放模式产生开放的任意波形，ZDWV5000通过PCI Express 8‑lane总线连接到计算机主机。它能通过5.0Gsps 12bit与PCI ExpressGen3卡槽与电脑匹配，而且很好的解决了任意波形发生卡自身的过热现象。

A 2-channel 5.0Gsps 12bit PCI ExpressGen3 FPGA

A 2-channel 5.0Gsps 12bit PCI ExpressGen3 FPGA open arbitrary waveform generating card uses the development software of FPGA, uses XILINX Vivado 2018.3, writes user's logic interface source code based on Verilog HDL, uses XILINX Virtex FPGA processor, ZDWV5000 provides 64-bit Windows 10 device driver, uses single or multiple trigger playback mode to generate open arbitrary waveform. ZDWV5000 is connected to the host computer through PCI Express 8 Lane bus. It can match the PC through 5.0Gsps 12bit and PCI ExpressGen3 card slot, and can solve the overheating phenomenon of arbitrary waveform cards.

【技术实现步骤摘要】
一种2通道5.0Gsps12bitPCIExpressGen3FPGA
本专利技术涉及电子通信中的电子信号的发生及采集领域，特别是一种2通道5.0Gsps12bitPCIExpressGen3FPGA开放的任意波形发生卡。
技术介绍
现代物理应用及实验中，都需要原始的信号发生，特别是在宽带雷达系统、激光雷达系统、微波通信系统、光学测试系统、高能物理测试系统，方便而安全的波形发生卡，是实现其功能的关键一环。任意波形发生器是一种多用途的信号激励源，包括FSK、MSK、QAM、PSK等多种数字调制功能，能产生复杂的时变多路信号、复杂调制信号。随着电子技术的发展，数字基带调制信号发生技术已经广泛的应用在通信、控制、测量等各个领域。它在军事方面的作用表现为陆、海、空、天多层次，部署的高密度，多频谱、大时宽、大带宽、多种参数捷变、多种工作体制和多种抗干扰技术的综合应用为特征的极为复杂的信号对抗环境。为各种复杂雷达、电子侦察、通信对抗、敌我识别、扩跳频通信等装备的性能指标测试，可以提供多种数字调制信号，解决电子对抗设备的维护和训练问题，提高电子对抗装备的科研、生产、维修保障能力。Agilent和VXITechnology公司于2004年提出了一种新的仪器总线-LXI(LANExtensionsforInstrumentation)。LXI仪器无须专门的背板总线机箱和零槽控制器，直接利用通用PC的标准LAN接口，很大程度上降低了开发和应用成本。中国专利公开号CN102522967B公开了：一种B类LXI总线任意波形发生器电路，包括B类LXI接口模块、任意波形发生器功能模块以及LED指示模块；B类LXI接口模块包括嵌入式处理器电路、IEEE1588触发管理电路、FLASH存储电路、DDR动态存储电路以及LAN接口通信电路；任意波形发生器功能模块包括总线接口电路、SDRAM存储器电路、FPGA控制电路、时钟产生电路、DAC转换电路、滤波电路、直流偏置电路、衰减电路、高低增益电路和校准电路，总线接口电路的一端与B类LXI接口模块相互连接，本专利技术基于LXI总线标准，提供了一种B类LXI任意波形发生器。其提供了一种带FPGA控制电路的任意波形发生器，但它明确表示：它无法用在PCI卡槽上，这样它就会在与电脑连通时无法紧密地结合在一起。中国专利公开号CN103488244B公开了：一种基于复杂组合触发的波形数据可变速率回放的任意波形发生系统及方法，它提到通过PCI卡槽传递信号,它包括波形数据存取单元，用于完成波形数据的缓冲和内存接口的控制；将来自PCI芯片局部总线32位数据送入FPGA，在FPGA内部经过PCI接口模块转换成256位数据总线以及25位的地址总线后分别写入数据FIFO和地址FIFO；在FIFO的另一侧以内存控制模块输入的时钟读取写入的波形数据和地址，经过握手信号后送入内存控制模块；内存控制模块将输入的波形数据和地址按照内存条的时序写入内存条；在读模式下，由读地址产生模块产生读地址送入内存控制模块，内存控制模块经过延时后将从内存条中读取的波形数据送入到输出数据总线上，同时输出data_valid信号；Read_FIFO将从内存条读取的数据写入FIFO；在read_FIFO的另一侧，FPGA以DA时钟的1/16读取FIFO，并将读取的256位数据送入并串转换模块，转换成16位的数据送入DA进行数模转换；在FPGA内部通过大量的FIFO将连续的读和写转换成间歇式的读写；但它并没有与电脑紧密地安装在一起。带有FPGA开放的任意波形发生卡通过2通道5.0Gsps12bit与PCIExpressGen3卡槽与电脑匹配，需要对程序进行大量的创新调整工作而把开放的任意波形发生卡通过电脑自身的PCIExpressGen3卡槽安装在主机箱内部，在5.0Gsps12bit的高速度下，通常会出现开放的任意波形发生卡自身的过热现象。
技术实现思路
本专利技术的目的是克服现有技术的上述不足而提供一种2通道5.0Gsps12bitPCIExpressGen3FPGA开放的任意波形发生卡，它能通过5.0Gsps12bit与PCIExpressGen3卡槽与电脑匹配，而且很好的解决了任意波形发生卡自身的过热现象。本专利技术的技术方案是：一种2通道5.0Gsps12bitPCIExpressGen3FPGA开放的任意波形发生卡,采用FPGA开发软件使用XILINXVivado2018.3，基于Verilog-HDL编写用户的逻辑接口源代码，采用XILINXVirtexFPGA处理器，ZDWV5000提供64位Windows10设备驱动程序，采用单次或多次触发回放模式产生开放的任意波形，ZDWV5000通过PCIExpress8-lane总线连接到计算机主机，每对Lane支持8.0Gbps（Gen3）的数据传输速度。本专利技术进一步的技术方案是:一种2通道5.0Gsps12bitPCIExpressGen3FPGA开放的任意波形发生卡,本专利技术的ZDWV5000最大支持2通道同步信号产生、最高5.0GSPS数据更新率。本专利技术进一步的技术方案是:本专利技术的ZDWV5000支持12bit转换精度、最大板载2GBDDR3存储器、支持外部触发输入或输出、PCIex8Gen3数据传输接口，连续传输率5.0GB/s、FPGA支持用户自定义逻辑开发。本专利技术进一步的技术方案是:ZDWV5000具有2个独立的模拟信号输出通道,输入方式选择：第一个为交流耦合，采用Balun耦合，第二个为单端输出，输出阻抗50Ω，输出范围1Vpp。本专利技术进一步的技术方案是:ZDWV5000板载128位宽DDR3存储器用于缓存采集数据；DDR3读写数据率为1033MHz，能为用户提供最大128Gb/s的数据吞吐率，支持各种采集模式下的数据并发读写；板载内存容量：2GB，即：总共1Gsample，4通道同时工作时250Msample/每通道。本专利技术进一步的技术方案是:ZDWV5000支持多种触发模式：软件触发；通道触发，任意4个通道均能设置为触发源，触发方式有上升沿大于、下降沿小于阈值触发；阈值窗口触发；外触发，前面板上的4个通用IO均能作为触发源使用，可上沿或下沿触发或各个IO组合逻辑触发。本专利技术再进一步的技术方案是:一种2通道5.0Gsps12bitPCIExpressGen3FPGA开放的任意波形发生卡,任意波形发生卡的前面板有4个通用IO可以使用。用户可以通过编程自定义这些IO的用途；同时这些IO通过软件设置，可作为输入、输出触发信号使用。本专利技术更进一步的技术方案是：一种2通道5.0Gsps12bitPCIExpressGen3FPGA开放的任意波形发生卡,ZDWV5000散热方式为，涡轮风扇散热，在板卡尾部安装专用涡轮风扇结构，风量：~20CFM，安装后整体尺寸：标准PCIe110*312mm全长卡尺寸，单槽宽度，适用于支持全长卡尺寸机箱空间或ZDWV5000左右没有空余槽位的安装环境。本专利技术更进一步的技术方案是：ZDWV5000散热方式为，轴流风扇散热，在板卡相邻槽位安装轴流风扇结构，风量：~20CFM，安装后整体尺寸：220mm长度，双槽宽度，轴流风扇散热结构需要占用额外的板卡安装槽位，支持本文档来自技高网...

【技术保护点】
1.一种2通道5.0Gsps 12bit PCI ExpressGen3FPGA开放的任意波形发生卡,采用FPGA开发软件使用XILINX Vivado 2018.3，基于Verilog‑HDL编写用户的逻辑接口源代码，采用XILINX Virtex FPGA处理器，ZDWV5000提供64位Windows 10设备驱动程序，采用单次或多次触发回放模式产生开放的任意波形，其特征在于：ZDWV5000 通过PCI Express 8‑lane 总线连接到计算机主机，每对Lane支持8.0Gbps（Gen3）的数据传输速度。

【技术特征摘要】
1.一种2通道5.0Gsps12bitPCIExpressGen3FPGA开放的任意波形发生卡,采用FPGA开发软件使用XILINXVivado2018.3，基于Verilog-HDL编写用户的逻辑接口源代码，采用XILINXVirtexFPGA处理器，ZDWV5000提供64位Windows10设备驱动程序，采用单次或多次触发回放模式产生开放的任意波形，其特征在于：ZDWV5000通过PCIExpress8-lane总线连接到计算机主机，每对Lane支持8.0Gbps（Gen3）的数据传输速度。2.根据权利要求1所述的一种2通道5.0Gsps12bitPCIExpressGen3FPGA开放的任意波形发生卡,其特征在于：本发明的ZDWV5000最大支持2通道同步信号产生、最高5.0GSPS数据更新率。3.根据权利要求1所述的一种2通道5.0Gsps12bitPCIExpressGen3FPGA开放的任意波形发生卡,其特征在于：本发明的ZDWV5000支持12bit转换精度、最大板载2GBDDR3存储器、支持外部触发输入或输出、PCIex8Gen3数据传输接口，连续传输率5.0GB/s、FPGA支持用户自定义逻辑开发。4.根据权利要求1所述的一种2通道5.0Gsps12bitPCIExpressGen3FPGA开放的任意波形发生卡,其特征在于：模拟信号输入：ZDWV5000具有2个独立的模拟信号输出通道,输入方式选择：第一个为交流耦合，采用Balun耦合，第二个为单端输出，输出阻抗50Ω，输出范围1Vpp。5.根据权利要求1所述的一种2通道5.0Gsps12bitPCIExpressGen3FPGA开放的任意波形发生卡,其特征在于：板载信号存储器：ZDWV5000板载128位宽DDR3存储器用于缓存采集数据；DDR3读写数据率为1033MHz，能为用户提供最大128G...

【专利技术属性】
技术研发人员：魏振华，王利涛，杨文可，占建伟，
申请(专利权)人：中国人民解放军火箭军工程大学，
类型：发明
国别省市：陕西,61