半旁路审核结构的微处理器制造技术

本发明专利技术提出了一种微处理器，处理器核心为流水线结构，在流水线上执行逻辑部件与提交逻辑部件之间设置审核逻辑部件；所述审核逻辑部件由筛选单元、审核单元组成；其中，所述筛选单元被配置与所述执行逻辑部件连接，用于分离流水线上经过执行逻辑部件处理后的指令流；所述审核单元被配置与所述筛选单元和提交逻辑部件交互，用于审核被分离出的指令流，并将审核后的指令流送入所述提交逻辑部件执行。本发明专利技术的实施例提出了具有安全机制的处理器架构，可实现安全的处理器流水线，从核芯解决计算设备安全性的问题。

【技术实现步骤摘要】
半旁路审核结构的微处理器
本专利技术属于计算机安全领域，尤其涉及一种具有半旁路审核结构的微处理器。
技术介绍
随着近年来计算机和智能终端的广泛普及，以及互联网技术的高速发展，设备安全的问题也更是日益凸显。而处理器作为计算设备的关键核心，处理器的安全问题将严重影响整个计算设备的安全性。目前，针对处理器的安全技术主要有硬件虚拟化技术和TrustZone技术。例如Intel、AMD等CPU厂商，利用硬件虚拟化技术来实现CPU的安全；硬件虚拟化技术是一种基于指令调度权限管理和控制的安全机制，如虚拟机监视器(VMM，VirtualMachineMonitor，也被称为Hypervisor)，专指在使用硬件虚拟化技术时创建出的特权层，该层提供给虚拟机开发者，用来实现虚拟硬件与真实硬件的通信和事件处理，VMM的权限级别要大于操作系统的权限。如图1所示，在Intel虚拟化技术架构中，VMM的权限可被视为处于ring-1级。ARM架构CPU的TrustZone技术，为用户模式和特权模式引入了安全状态标识和判断机制，以决定系统是运行在非安全的“普通”执行环境下，还是运行在安全可信任的“安全”环境下。安全监控器(Monitor)控制着安全与“普通”环境之间的转换，图2为TrustZone模式下两个并行安全环境的示意图。但无论是Intel硬件虚拟化技术，还是ARM的TrustZone技术，本质上都是基于度量验证和安全执行环境构建，无法做到在CPU运行时直接干预CPU核心流水线上的指令执行的实时控制，缺少安全机制直接参与核心流水线的CPU架构。
技术实现思路
有鉴于此，本专利技术的一个目的是提出一种具有安全架构的微处理器，以解决现有处理器没有直接参与流水线的安全机制的的问题。在一些说明性实施例中，所述微处理器，处理器核心为流水线结构，在流水线上执行逻辑部件与提交逻辑部件之间设置审核逻辑部件；所述审核逻辑部件由筛选单元、审核单元组成；其中，所述筛选单元被配置与所述执行逻辑部件连接，用于分离流水线上经过执行逻辑部件处理后的指令流；所述审核单元被配置与所述筛选单元和提交逻辑部件交互，用于审核被分离出的指令流，并将审核后的指令流送入所述提交逻辑部件执行。在一些优选地实施例中，所述的微处理器，还包括：存放被分离出的指令流的待审核区域；所述审核单元被配置与所述筛选单元交互，具体包括：所述筛选单元被配置为访问待审核区域，用于向待审核区域送入被分离出的指令流，作为待审核的指令流；所述审核单元被配置为访问待审核区域，用于从待审核区域提取待审核的指令流。在一些优选地实施例中，所述的微处理器，还包括：存放基准值的基准区域；其中，所述基准值用于审核指令流；所述比对单元还被配置为访问基准区域，用于从基准区域提取审核指令流的基准值。在一些优选地实施例中，所述审核单元中包括：审核微电路和修改微电路；所述审核微电路用于审核被分离的指令流；所述修改微电路至少用于对待审核区域的指令流设置第一标志位，以指示该指令流已完成审核。在一些优选地实施例中，所述审核逻辑部件，还包括：提交单元；所述提交单元被配置访问所述待审核区域，以及与所述提交逻辑部件连接，用于将待审核区域内具有所述第一标志位的指令流送入所述提交逻辑部件执行。在一些优选地实施例中，所述审核逻辑部件，还包括：收集单元；所述收集单元被配置访问所述基准区域，以及与所述提交逻辑部件连接，用于旁路采集所述提交逻辑部件提交的指令流，作为所述基准值送入所述基准区域。在一些优选地实施例中，所述审核逻辑部件，还包括：分发单元；所述分发单元被配置为访问待审核区域和基准区域，以及与所述筛选单元和所述收集单元连接，用于将所述筛选单元和所述收集单元获取到的指令流以特定的结构写入相应的区域。在一些说明性实施例中，所述审核单元中的修改微电路还用于对基准区域的基准值设置第二标志位，以指示该基准值已使用；在一些优选地实施例中，所述审核逻辑部件，还包括：删除单元；所述删除单元被配置访问所述基准区域，用于删除所述基准区域内具有所述第二标志位的基准值。在一些优选地实施例中，所述待审核区域和/或所述基准区域为不同的高速缓存Cache或寄存器。本专利技术的另一个目的在于提出一种具有栈保护结构的微处理器，处理器核心为流水线结构，在流水线上执行逻辑部件与提交逻辑部件之间设置栈保护逻辑部件，以及分配部分Cache作为待审核区域和基准区域；所述栈保护逻辑部件由筛选单元、审核单元、收集单元、删除单元、提交单元、分发单元；其中，所述筛选单元被配置与所述执行逻辑部件与所述分发单元连接，用于将流水线上经过执行逻辑部件处理后的出栈指令送入所述分发单元；所述收集单元被配置与所述提交逻辑部件与所述分发单元连接，用于旁路采集流水线上经过提交逻辑部件提交后的入栈指令，送入所述分发单元；所述分发单元被配置为访问待审核区域和基准区域，用于将获取到的入栈指令和出栈指令以特定的结构写入相应的区域；所述审核单元被配置访问待审核区域和基准区域，用于利用入栈指令审核出栈指令，并设置标志位以指示审核结果；所述提交单元被配置访问待审核区域，以及与所述提交逻辑部件连接，用于将所述待审核区域中具有标志位的出栈指令送入提交逻辑部件执行；所述删除单元被配置访问基准区域，用于删除所述基准区域中具有标记为的入栈指令。本专利技术的再一个目的在于提出一种计算设备，该计算设备装配有上述任一项所述的微处理器。与现有技术相比，本专利技术具有以下优点：1.提出了具有安全机制的处理器架构，可实现安全的处理器流水线，从核芯解决计算设备安全性的问题。附图说明此处所说明的附图用来提供对本专利技术的进一步理解，构成本申请的一部分，本专利技术的示意性实施例及其说明用于解释本专利技术，并不构成对本专利技术的不当限定。在附图中：图1是现有技术中硬件虚拟化技术的示意图；图2是现有技术中trustzone技术的示意图；图3是现有技术中5级流水线的结构示意图；图4是现有技术中7级流水线的结构示意图；图5是本专利技术中审核逻辑部件的结构示意图；图6是本专利技术中审核逻辑部件的结构示意图；图7是本专利技术中元数据的结构示意图；图8是本专利技术中核逻辑部件的结构示意图；图9是本专利技术中方法的流程图；图10是本专利技术处理器的结构框图。具体实施方式以下描述和附图充分地示出本专利技术的具体实施方案，以使本领域的技术人员能够实践它们。其他实施方案可以包括结构的、逻辑的、电气的、过程的以及其他的改变。实施例仅代表可能的变化。除非明确要求，否则单独的部件和功能是可选地，并且操作的顺序可以变化。一些实施方案的部分和特征可以被包括在或替换其他实施方案的部分和特征。本专利技术的实施方案的范围包括权利要求书的整个范围，以及权利要求书的所有可获得的等同物。在本文中，本专利技术的这些实施方案可以被单独地或总地用术语“专利技术”来表示，这仅仅是为了方便，并且如果事实上公开了超过一个的专利技术，不是要自动地限制该应用的范围为任何单个专利技术或专利技术构思。在以下详细描述中，会提出大量特定细节，以便于提供对本专利技术的透彻理解。但是，本领域的技术人员会理解，即使没有这些特定细节也可实施本专利技术。在其它情况下，没有详细描述众所周知的方法、过程、组件和电路，以免影响对本专利技术的理解。微处理器(又称中央处理器CPU)从微电子电路的角度描述，微处理器是一块超大规本文档来自技高网...

【技术保护点】
1.一种微处理器，处理器核心为流水线结构，其特征在于，在流水线上执行逻辑部件与提交逻辑部件之间设置审核逻辑部件；所述审核逻辑部件由筛选单元、审核单元组成；其中，所述筛选单元被配置与所述执行逻辑部件连接，用于分离流水线上经过执行逻辑部件处理后的指令流；所述审核单元被配置与所述筛选单元和提交逻辑部件交互，用于审核被分离出的指令流，并将审核后的指令流送入所述提交逻辑部件执行。

【技术特征摘要】
1.一种微处理器，处理器核心为流水线结构，其特征在于，在流水线上执行逻辑部件与提交逻辑部件之间设置审核逻辑部件；所述审核逻辑部件由筛选单元、审核单元组成；其中，所述筛选单元被配置与所述执行逻辑部件连接，用于分离流水线上经过执行逻辑部件处理后的指令流；所述审核单元被配置与所述筛选单元和提交逻辑部件交互，用于审核被分离出的指令流，并将审核后的指令流送入所述提交逻辑部件执行。2.根据权利要求1所述的微处理器，其特征在于，还包括：存放被分离出的指令流的待审核区域；所述审核单元被配置与所述筛选单元交互，具体包括：所述筛选单元被配置为访问待审核区域，用于向待审核区域送入被分离出的指令流，作为待审核的指令流；所述审核单元被配置为访问待审核区域，用于从待审核区域提取待审核的指令流。3.根据权利要求2所述的微处理器，其特征在于，还包括：存放基准值的基准区域；其中，所述基准值用于审核指令流；所述比对单元还被配置为访问基准区域，用于从基准区域提取审核指令流的基准值。4.根据权利要求2所述的微处理器，其特征在于，所述审核单元中包括：审核微电路和修改微电路；所述审核微电路用于审核被分离的指令流；所述修改微电路至少用于对待审核区域的指令流设置第一标志位，以指示该指令流已完成审核。5.根据权利要求4所述的微处理器，其特征在于，还包括：提交单元；所述提交单元被配置访问所述待审核区域，以及与所述提交逻辑部件连接，用于将待审核区域内具有所述第一标志位的指令流送入所述提交逻辑部件执行。6.根据权利要求3所述的微处理器，其特征在于，还包括：收集单元；所述收集单元被配置访问所述基准区域，以及与所述提交逻辑部件连接，用于旁路采集所述提交逻辑部件提交的指令流，作为所述基准值送入所述基准区域。7.根据权利要求6所述的微处理器，其特征在于，还包括：分发单元；...

【专利技术属性】
技术研发人员：汪家祥，吴亚坤，于柏森，李晗璐，
申请(专利权)人：中天安泰北京信息技术有限公司，
类型：发明
国别省市：北京,11