【技术实现步骤摘要】
一种基于三模冗余的多基片存储器的数据写入读出方法
本专利技术属于存储器
,具体涉及一种基于三模冗余的多基片存储器的数据写入读出方法。
技术介绍
三模冗余(TMR,TripleModularRedundancy)是目前主流的抗SEU加固设计方法,基本原理是设计三个重复的电路模块或单元,对其输出进行比较以判决选择正确的输出值,这样即使有一个模块发生了故障,但整个电路仍然可以正常工作。为适应不同的任务需求,计算机中普遍采用将多片位宽较小(称为数据片段,如8位数据线)的存储器(称为基片)拼接成位宽较大(称为拼接数据,如32位数据线)的存储器的设计方法;或将多片小位宽工业级存储器作为基片,封装成1片大位宽存储器,以达到节省PCB空间的目的;在航天领域,还会对多个低等级基片进行数据线位宽拼接后,再针对性地进行抗辐照封装。以4片8位数据线宽度的基片拼成32位数据线宽度的集成存储器为例,目前的应用中,采用三模冗余技术的处理器或FPGA将目标数据分别写入到多基片存储器中三个不同的地址。可以看到,单个基片存储了相同的数据片段(如基片1存储了三个地址的低7位数据片段),如果其中1 ...
【技术保护点】
1.一种基于三模冗余的多基片存储器的数据写入读出方法,多片基片按设定顺序拼接成集成存储器,每个基片上均设定3个地址;设定目标数据的位宽m是基片数据位宽n的K倍,其特征在于,所述写入读出方法包括:第一步,对目标数据进行第一次移位,移动的位数是基片数据位宽的整数倍L,即n×L,其中L<K;将移位后的目标数据从集成存储器的第一片基片开始按照基片的拼接顺序写入到第一个地址;第二步,对目标数据进行第二次移位,移动的位数是基片数据位宽的整数倍M,即n×M,其中M≠L且M<K;移动方向与第一步相同;将移位后的目标数据从集成存储器的第一片基片开始按照基片的拼接顺序写入到第二个地 ...
【技术特征摘要】
1.一种基于三模冗余的多基片存储器的数据写入读出方法,多片基片按设定顺序拼接成集成存储器,每个基片上均设定3个地址;设定目标数据的位宽m是基片数据位宽n的K倍,其特征在于,所述写入读出方法包括:第一步,对目标数据进行第一次移位,移动的位数是基片数据位宽的整数倍L,即n×L,其中L<K;将移位后的目标数据从集成存储器的第一片基片开始按照基片的拼接顺序写入到第一个地址;第二步,对目标数据进行第二次移位,移动的位数是基片数据位宽的整数倍M,即n×M,其中M≠L且M<K;移动方向与第一步相同;将移位后的目标数据从集成存储器的第一片基片开始按照基片的拼接顺序写入到第二个地址;第三步,对目标数据进行第三次移位,移动的位数是基片数据位宽的整数倍N,即n×N,其...
【专利技术属性】
技术研发人员:赵磊,伍攀峰,刘庆民,张毅,韩德崇,王勇,
申请(专利权)人:山东航天电子技术研究所,
类型:发明
国别省市:山东,37
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。