存储器系统及控制方法技术方案

实施方式提供能够减小因不良块数的增加所造成的影响的存储器系统及控制方法。实施方式的存储器系统对多个并行单元进行管理，所述多个并行单元各自包含属于不同的非易失性存储器裸片的各块。存储器系统在从主机接收到指定用于识别应写入的第1数据的第3地址的写入请求的情况下，存储器系统参考不良信息从一个并行单元中所含的非不良块中选择出一个块来作为写入目标块，决定所选择的块内的写入目标位置，并将第1数据写入到写入目标位置。存储器系统将表示所选择的块及写入目标位置的双方的第1物理地址、及第3地址通知给主机。

【技术实现步骤摘要】
存储器系统及控制方法[相关申请]本申请案享有以日本专利申请案2017-209317号(申请日：2017年10月30日)为基础申请案的优先权。本申请案通过参考该基础申请案而包含基础申请案的全部内容。
本专利技术的实施方式涉及一种具备非易失性存储器的存储器系统及控制方法。
技术介绍
近年来，具备非易失性存储器的存储器系统得到广泛普及。作为这种存储器系统之一，已知基于NAND闪速存储技术的固态驱动器(SSD，SolidStateDisk)。数据中心的服务器中也使用SSD作为存储器(storage)。对如服务器这样的主机计算机系统中所利用的存储器要求高I/O(input/output，输入/输出)性能。因此，最近开始提出主机与存储器之间的新的接口。然而，如果非易失性存储器中所含的不良块数增加，那么会存在如下情况：引起用于将不良块置换为其他块的置换信息量增大、或该置换处理导致的读取延迟时间增加。因此，寻求实现一种用于减小因不良块数的增加所造成的影响的新技术。
技术实现思路
本专利技术的实施方式提供能够减小因不良块数的增加所造成的影响的存储器系统及控制方法。根据实施方式，是能够连接于主机的存储器系统本文档来自技高网...

【技术保护点】
1.一种存储器系统，能够与主机连接，且包括：多个非易失性存储器裸片，各自包含多个块；及控制器，构成为与所述多个非易失性存储器裸片电连接，且对多个并行单元进行管理，所述多个并行单元各自包含属于不同的非易失性存储器裸片的各块，所述多个并行单元各自具有固有的第1块地址，各非易失性存储器裸片内的多个块各自具有固有的第2块地址，应包含于各并行单元的块各自的第2块地址根据各并行单元的第1块地址并基于数学规则来规定，所述控制器构成为：对不良信息进行管理，所述不良信息中保存针对各并行单元内的每个块表示可使用或不可使用的至少1比特的信息，在从所述主机接收到指定用于识别应写入的第1数据的第3地址的写入请求的情况下...

【技术特征摘要】
2017.10.30 JP 2017-2093171.一种存储器系统，能够与主机连接，且包括：多个非易失性存储器裸片，各自包含多个块；及控制器，构成为与所述多个非易失性存储器裸片电连接，且对多个并行单元进行管理，所述多个并行单元各自包含属于不同的非易失性存储器裸片的各块，所述多个并行单元各自具有固有的第1块地址，各非易失性存储器裸片内的多个块各自具有固有的第2块地址，应包含于各并行单元的块各自的第2块地址根据各并行单元的第1块地址并基于数学规则来规定，所述控制器构成为：对不良信息进行管理，所述不良信息中保存针对各并行单元内的每个块表示可使用或不可使用的至少1比特的信息，在从所述主机接收到指定用于识别应写入的第1数据的第3地址的写入请求的情况下，参考所述不良信息从一个并行单元中所含的非不良块中选择出一个块来作为写入目标块，决定所述已选择的块内的写入目标位置，并将所述第1数据写入到所述写入目标位置，将表示所述已选择的块及所述写入目标位置的双方的第1物理地址、及所述第3地址通知给所述主机。2.根据权利要求1所述的存储器系统，其中所述第1物理地址包括：所述已选择的块所属的非易失性存储器裸片的裸片标识符，与所述已选择的块对应的第2块地址，及从所述已选择的块的开端到所述写入目标位置为止的偏移。3.根据权利要求2所述的存储器系统，其中所述偏移由所述写入目标位置所属的页的页地址、及与所述写入目标位置对应的页内偏移来表示。4.根据权利要求1所述的存储器系统，其中所述第1物理地址包含：与所述一个并行单元对应的第1块地址，及从所述一个并行单元的开端到所述写入目标位置为止的偏移。5.根据权利要求4所述的存储器系统，其中所述偏移由所述已选择的块所属的非易失性存储器裸片的裸片标识符、所述写入目标位置所属的页的页地址、及与所述写入目标位置对应的页内偏移来表示。6.根据权利要求1所述的存储器系统，其中所述控制器构成为，在从所述主机接收到指定所述第1物理地址的读取请求的情况下，基于所述第1物理地址从所述已选择的块内的所述写入目标位置读取数据。7.根据权利要求1所述的存储器系统，其中所述控制器构成为，在从所述主机接收到指定能够并行访问的块数的并行单元分配请求的情况下，从所述多个并行单元中选择出包含所述经指定的块数以上的非不良块的并行单元，将所述已选择的并行单元分配给所述主机，所述一个并行单元是被分配给所述主机的所述已选择的并行单元。8.根据权利要求1所述的存储器系统，其中所述控制器构成为，跨及多个页写入多个数据部及根据所述多个数据部算出的纠删码，所述多个页具有相同的页地址且分别属于各并行单元中所含的多个块，所述纠删码视作在各并行单元内的各不良块内的页中存储着预先规定的值而算出，所述纠删码被写入到各并行单元内的非不良块内的页中。9.根据权利要求8所述的存储器系统，其中所述控制器构成为，进行使用所述纠删码的解码处理，所述纠删码被视作在各并行单元内的各不良块内的页中存储着预先规定的值。10.根据权利要求1所述的存储器系统，其中所述写入请求指定所述第3地址、及与一...

【专利技术属性】
技术研发人员：菅野伸一，
申请(专利权)人：东芝存储器株式会社，
类型：发明
国别省市：日本,JP