带数据调试功能的ECC存储控制系统技术方案

本发明专利技术属于数字芯片开发技术领域，具体涉及一种带数据调试功能的ECC存储控制系统。所述ECC存储控制系统包括：EMIF接口处理模块、RAM_I模块、ECC编码模块、Flash Control模块、ECC解码模块、FIFO_O模块；与现有技术相比较，本发明专利技术在传统的ECC存储控制器实现方法的基础上，改进了数据接收接口的接收缓存设计，使用双口ram替代原来的FIFO作为数据缓存，双口ram能够提供数据的单路输入，双路输出功能，这样DSP可以通过ram的其中一路数据输出接口读取双口ram的数据，完成开发阶段的数据通道调试功能。

ECC Storage Control System with Data Debugging Function

【技术实现步骤摘要】
带数据调试功能的ECC存储控制系统
本专利技术属于数字芯片开发
，具体涉及一种带数据调试功能的ECC存储控制系统。
技术介绍
DSP可以用来快速的实现各种数字信号处理算法。在当今的数字化时代背景下，DSP已成为通信、计算机、消费类电子产品等领域的基础器件。而在DSP应用时，避免不了处理大量的数据，这样就需要大容量的数据存储器。目前的数据存储器通常采用NANDFlash闪存存储器，而NANDFlash存在产生缺陷的可能，所以普遍采用ECC纠错算法模块完成数据检错与纠错处理。在DSP系统使用ECC存储控制器做数据存储时，开发调试阶段往往需要确定数据存储路径上传输的数据与DSP发送的原始数据一致性。ECC存储控制器接收数据的接口数据是关键数据之一，传统的ECC存储控制器在数据接收接口处一般都使用FIFO模块来缓存数据，如图1所示，为传统ECC存储控制器的实现方法。该传统方法的实现过程如下：(以下包含了数据编码流程和解码流程)1.通过EMIF接口处理模块接收DSP发送的数据，发送给FIFO_I模块；2.FIFO_I模块接收EMIF接口处理模块的数据，进行缓存，存储到一个页(页大小根据NandFlash具体器件定义)大小数据时，将数据发送给ECC编码模块；3.ECC编码模块接收FIFO_I发送的数据，进行ECC编码，将编码后的数据发送给FlashControl模块；4.FlashControl模块接收ECC编码模块发送的数据，转换成NandFlash闪存接口协议数据发送给NandFlash模块。5.FlashControl模块读取NandFLash闪存模块数据，将数据发送给ECC解码模块；6.ECC解码模块接收FlashControl模块发送的数据并对其进行解码，将解码后的数据发送给FIFO_O模块；7.FIFO_O模块缓存ECC解码模块发送的数据，存储到一个页(页大小根据NandFlash具体器件定义)大小数据时，将数据发送给EMIF接口处理模块；8.EMIF接口处理模块接收FIFO_O模块发送的数据，处理为EMIF接口协议数据发送给DSP。由上述技术方案可以看出，由于FIFO模块是单路输入单路输出，DSP无法读取ECC存储控制器的接收接口处理后的数据，对于DSP使用ECC存储控制器的开发调试，会造成一定的影响。
技术实现思路
(一)要解决的技术问题本专利技术要解决的技术问题是：如何提供一种带数据调试功能的ECC存储控制方案。(二)技术方案为解决上述技术问题，本专利技术提供一种带数据调试功能的ECC存储控制系统，所述所述ECC存储控制系统包括：EMIF接口处理模块、RAM_I模块、ECC编码模块、FlashControl模块、ECC解码模块、FIFO_O模块。其中，在编码阶段：所述EMIF接口处理模块用于接收DSP发送的数据，并转发给RAM_I模块；所述RAM_I模块用于接收EMIF接口处理模块的数据，进行缓存，存储到一个页大小数据后：(1)将数据发送给ECC编码模块；同时，(2)响应EMIF接口处理模块的读取命令，将数据发送给EMIF接口处理模块，然后EMIF接口处理模块将数据发送给DSP；所述ECC编码模块用于接收RAM_I发送的数据，进行ECC编码，将编码后的数据发送给FlashControl模块；所述FlashControl模块用于接收ECC编码模块发送的数据，转换成NandFlash闪存接口协议数据发送给NandFlash闪存模块。其中，所述一个页大小根据NandFlash具体器件定义。其中，所述RAM_I模块为双口RAM模块。其中，EMIF接口处理模块后的缓存RAM_I模块的读取数据接口，实现了EMIF接口处理模块后的数据读取通道，达到DSP调试阶段对该位置数据的读取功能。其中，在解码阶段：所述FlashControl模块用于读取NandFLash闪存模块的数据，将数据发送给ECC解码模块；所述ECC解码模块用于接收FlashControl模块发送的数据进行解码，将解码后的数据发送给FIFO_O模块；所述FIFO_O模块用于缓存ECC解码模块发送的数据，存储到一个页大小数据时，将数据发送给EMIF接口处理模块；所述EMIF接口处理模块用于接收FIFO_O模块发送的数据，处理为EMIF接口协议数据发送给DSP。其中，所述一个页大小根据NandFlash具体器件定义。(三)有益效果与现有技术相比较，本专利技术在传统的ECC存储控制器实现方案的基础上，改进了数据接收接口的接收缓存设计，使用双口ram替代原来的FIFO作为数据缓存，双口ram能够提供数据的单路输入，双路输出功能，这样DSP可以通过ram的其中一路数据输出接口读取双口ram的数据，完成开发阶段的数据通道调试功能。附图说明图1为传统ECC存储控制方案示意图。图2为本专利技术ECC存储控制方案示意图。具体实施方式为使本专利技术的目的、内容、和优点更加清楚，下面结合附图和实施例，对本专利技术的具体实施方式作进一步详细描述。为解决上述技术问题，本专利技术提供一种带数据调试功能的ECC存储控制系统，如图2所示，所述所述ECC存储控制系统包括：EMIF接口处理模块、RAM_I模块、ECC编码模块、FlashControl模块、ECC解码模块、FIFO_O模块。其中，在编码阶段：所述EMIF接口处理模块用于接收DSP发送的数据，并转发给RAM_I模块；所述RAM_I模块用于接收EMIF接口处理模块的数据，进行缓存，存储到一个页大小数据后：(1)将数据发送给ECC编码模块；同时，(2)响应EMIF接口处理模块的读取命令，将数据发送给EMIF接口处理模块，然后EMIF接口处理模块将数据发送给DSP；所述ECC编码模块用于接收RAM_I发送的数据，进行ECC编码，将编码后的数据发送给FlashControl模块；所述FlashControl模块用于接收ECC编码模块发送的数据，转换成NandFlash闪存接口协议数据发送给NandFlash闪存模块。其中，所述一个页大小根据NandFlash具体器件定义。其中，所述RAM_I模块为双口RAM模块。其中，EMIF接口处理模块后的缓存RAM_I模块的读取数据接口，实现了EMIF接口处理模块后的数据读取通道，达到DSP调试阶段对该位置数据的读取功能。其中，在解码阶段：所述FlashControl模块用于读取NandFLash闪存模块的数据，将数据发送给ECC解码模块；所述ECC解码模块用于接收FlashControl模块发送的数据进行解码，将解码后的数据发送给FIFO_O模块；所述FIFO_O模块用于缓存ECC解码模块发送的数据，存储到一个页大小数据时，将数据发送给EMIF接口处理模块；所述EMIF接口处理模块用于接收FIFO_O模块发送的数据，处理为EMIF接口协议数据发送给DSP。其中，所述一个页大小根据NandFlash具体器件定义。此外，本专利技术还提供一种带数据调试功能的ECC存储控制方法，如图2所示，所述方法(包含数据编码流程和解码流程)基于ECC存储控制系统来实施，所述ECC存储控制系统包括：EMIF接口处理模块、RAM_I模块、ECC编码模块、FlashControl模块、ECC解码模块、FIFO_O模块；所述方法包括如本文档来自技高网...

【技术保护点】
1.一种带数据调试功能的ECC存储控制系统，其特征在于，所述所述ECC存储控制系统包括：EMIF接口处理模块、RAM_I模块、ECC编码模块、Flash Control模块、ECC解码模块、FIFO_O模块。

【技术特征摘要】
1.一种带数据调试功能的ECC存储控制系统，其特征在于，所述所述ECC存储控制系统包括：EMIF接口处理模块、RAM_I模块、ECC编码模块、FlashControl模块、ECC解码模块、FIFO_O模块。2.如权利要求1所述的带数据调试功能的ECC存储控制系统，其特征在于，在编码阶段：所述EMIF接口处理模块用于接收DSP发送的数据，并转发给RAM_I模块；所述RAM_I模块用于接收EMIF接口处理模块的数据，进行缓存，存储到一个页大小数据后：(1)将数据发送给ECC编码模块；同时，(2)响应EMIF接口处理模块的读取命令，将数据发送给EMIF接口处理模块，然后EMIF接口处理模块将数据发送给DSP；所述ECC编码模块用于接收RAM_I发送的数据，进行ECC编码，将编码后的数据发送给FlashControl模块；所述FlashControl模块用于接收ECC编码模块发送的数据，转换成NandFlash闪存接口协议数据发送给NandFlash闪存模块。3.如权利要求2所述的带数据调试功能的ECC存储控制系统，其特征在于，所述一个页大小根据NandFla...

【专利技术属性】
技术研发人员：何全，周津，杨阳，付彦淇，
申请(专利权)人：天津津航计算技术研究所，
类型：发明
国别省市：天津,12