【技术实现步骤摘要】
数据编码方法、存储器控制电路单元与存储器存储装置
本专利技术涉及一种数据编码方法、存储器控制电路单元与存储器存储装置。
技术介绍
数码相机、移动电话与MP3播放器在这几年来的成长十分迅速，使得消费者对存储媒体的需求也急速增加。由于可复写式非易失性存储器模块(例如，快闪存储器)具有数据非易失性、省电、体积小，以及无机械结构等特性，所以非常适合内建于上述所举例的各种可携式多媒体装置中。一般来说，在将数据写入至可复写式非易失性存储器模块后，通常会对已写入的数据进行编码以产生编码数据。此编码数据可以用于之后在存取时对于数据的错误检测与更正。然而在可复写式非易失性存储器模块中，在对于不同的字符线上的存储单元所形成的实体程序化单元写入数据时可能会因可复写式非易失性存储器模块物理上的特性造成不同的字符线上的实体程序化单元产生错误的机率不相同。而在产生编码数据的过程中，若一编码数据皆是使用错误率较高的实体程序化单元中的数据进行编码所产生时，此编码数据用于错误检测与更正的能力也相对地较低。
技术实现思路
本专利技术提供一种数据编码方法、存储器控制电路单元与存储器存储装置，可以将可复写式...
【技术保护点】
1.一种数据编码方法，用于可复写式非易失性存储器模块，其中所述可复写式非易失性存储器模块包括多个实体程序化单元，所述方法包括：将第一数据写入至所述多个实体程序化单元中的第一实体程序化单元；将第二数据写入至所述多个实体程序化单元中的第二实体程序化单元；使用所述第一数据而不使用所述第二数据进行编码以产生第一编码数据；使用所述第二数据以及所述第一数据中的至少一第一子数据进行编码以产生第二编码数据；以及将所述第一编码数据以及所述第二编码数据分别写入至所述多个实体程序化单元中的第三实体程序化单元以及第四实体程序化单元。
【技术特征摘要】
1.一种数据编码方法，用于可复写式非易失性存储器模块，其中所述可复写式非易失性存储器模块包括多个实体程序化单元，所述方法包括：将第一数据写入至所述多个实体程序化单元中的第一实体程序化单元；将第二数据写入至所述多个实体程序化单元中的第二实体程序化单元；使用所述第一数据而不使用所述第二数据进行编码以产生第一编码数据；使用所述第二数据以及所述第一数据中的至少一第一子数据进行编码以产生第二编码数据；以及将所述第一编码数据以及所述第二编码数据分别写入至所述多个实体程序化单元中的第三实体程序化单元以及第四实体程序化单元。2.根据权利要求1所述的数据编码方法，其中，所述第一编码数据用以更正所述第一实体程序化单元中所存储的数据的错误，所述第二编码数据用以更正所述第一实体程序化单元中所存储的数据的错误或更正所述第二实体程序化单元中所存储的数据的错误。3.根据权利要求1所述的数据编码方法，其中所述可复写式非易失性存储器模块至少包括第一区域与第二区域，所述多个实体程序化单元分别属于所述第一区域与所述第二区域的至少其中之一，所述第一区域的实体程序化单元中所存储的数据的错误率大于所述第二区域的实体程序化单元中所存储的数据的错误率，所述第一区域的实体程序化单元包括所述第一实体程序化单元，且所述第二区域的实体程序化单元包括所述第二实体程序化单元。4.根据权利要求3所述的数据编码方法，其中所述可复写式非易失性存储器模块包括多个字符线，多个存储单元被配置于所述多个字符线，所述多个字符线中的多个第一字符线上的多个第一存储单元形成所述第一区域的实体程序化单元，所述多个字符线中的多个第二字符线上的多个第二存储单元形成所述第二区域的实体程序化单元，所述方法还包括：决定所述多个字符线中的第三字符线以根据所述第三字符线识别所述多个字符线中的所述多个第一字符线与所述多个第二字符线，其中所述多个第一字符线包括位于对应于所述第三字符线的第一方向上的所述多个字符线中的至少一第四字符线，所述多个第二字符线包括位于对应于所述第三字符线的第二方向上的所述多个字符线中的至少一第五字符线。5.根据权利要求4所述的数据编码方法，其中决定所述多个字符线中的所述第三字符线的步骤包括：预先决定或动态地决定所述多个字符线中的所述第三字符线。6.根据权利要求2所述的数据编码方法，还包括：使用所述第一编码数据对所述第一实体程序化单元中所存储的数据进行解码以更正所述第一实体程序化单元中所存储的数据的错误；当无法使用所述第一编码数据更正所述第一实体程序化单元中所存储的数据的错误时，使用所述第二编码数据对所述第一实体程序化单元中所存储的数据进行解码以更正所述第一实体程序化单元中所存储的数据的错误。7.根据权利要求1所述的数据编码方法，其中所述第一编码数据是根据所述第一数据中第一数量的至少一第二子数据进行编码所产生，所述第二编码数据是根据所述第二数据中第二数量的至少一第三子数据以及所述第一数据中第三数量的所述第一子数据进行编码所产生，所述第一子数据中的每一个第一子数据、所述第二子数据中的每一个第二子数据以及所述第三子数据中的每一个第三子数据的大小皆相同，且所述第一数量小于所述第二数量与所述第三数量的总和。8.根据权利要求2所述的数据编码方法，所述方法还包括：使用所述第一数据进行编码以产生第三编码数据；使用所述第二数据进行编码以产生第四编码数据；以及将所述第三编码数据写入至所述第一实体程序化单元以及将所述第四编码数据写入至所述第二实体程序化单元，其中所述第三编码数据用以更正所述第一实体程序化单元中所存储的数据的错误，所述第四编码数据用以更正所述第二实体程序化单元中所存储的数据的错误，其中所述第一编码数据与所述第二编码数据是根据第一算法所产生，所述第三编码数据与所述第四编码数据是根据第二算法所产生，所述第一算法不同于所述第二算法。9.根据权利要求8所述的数据编码方法，其中所述第一算法为多框架编码算法，所述第二算法为单框架编码算法。10.根据权利要求9所述的数据编码方法，其中，所述多框架编码算法用以编码所述多个实体程序化单元中多个第五实体程序化单元中所存储的数据以产生第五编码数据，所述第五编码数据用以更正所述多个第五实体程序化单元中所存储的数据的错误，所述单框架编码算法用以编码所述多个实体程序化单元中单一一个第六实体程序化单元中所存储的数据以产生第六编码数据，且所述第六编码数据用以更正所述第六实体程序化单元中所存储的数据的错误。11.一种存储器控制电路单元，用于控制可复写式非易失性存储器模块，其中所述可复写式非易失性存储器模块包括多个实体程序化单元，所述存储器控制电路单元包括：主机接口，用以电性连接至主机系统；存储器接口，用以电性连接至所述可复写式非易失性存储器模块；存储器管理电路，电性连接至所述主机接口以及所述存储器接口，其中所述存储器管理电路用以将第一数据写入至所述多个实体程序化单元中的第一实体程序化单元，其中所述存储器管理电路还用以将第二数据写入至所述多个实体程序化单元中的第二实体程序化单元，其中所述存储器管理电路还用以使用所述第一数据而不使用所述第二数据进行编码以产生第一编码数据，其中所述存储器管理电路还用以使用所述第二数据以及所述第一数据中的至少一第一子数据进行编码以产生第二编码数据，其中所述存储器管理电路还用以将所述第一编码数据以及所述第二编码数据分别写入至所述多个实体程序化单元中的第三实体程序化单元以及第四实体程序化单元。12.根据权利要求11所述的存储器控制电路单元，其中所述第一编码数据用以更正所述第一实体程序化单元中所存储的数据的错误，所述第二编码数据用以更正所述第一实体程序化单元中所存储的数据的错误或更正所述第二实体程序化单元中所存储的数据的错误。13.根据权利要求11所述的存储器控制电路单元，其中所述可复写式非易失性存储器模块至少包括第一区域与第二区域，所述多个实体程序化单元分别属于所述第一区域与所述第二区域的至少其中之一，所述第一区域的实体程序化单元中所存储的数据的错误率大于所述第二区域的实体程序化单元中所存储的数据的错误率，所述第一区域的实体程序化单元包括所述第一实体程序化单元，且所述第二区域的实体程序化单元包括所述第二实体程序化单元。14.根据权利要求13所述的存储器控制电路单元，所述可复写式非易失性存储器模块包括多个字符线，多个存储单元被配置于所述多个字符线，所述多个字符线中的多个第一字符线上的多个第一存储单元形成所述第一区域的实体程序化单元，所述多个字符线中的多个第二字符线上的多个第二存储单元形成所述第二区域的实体程序化单元，其中所述存储器管理电路决定所述多个字符线中的第三字符线以根据所述第三字符线识别所述多个字符线中的所述多个第一字符线与所述多个第二字符线，其中所述多个第一字符线包括位于对应于所述第三字符线的第一方向上的所述多个字符线中的至少一第四字符线，所述多个第二字符线包括位于对应于所述第三字符线的第二方向上的所述多个字符线中的至少一第五字符线。15.根据权利要求14所述的存储器控制电路单元，其中在决定所述多个字符线中的所述第三字符线的运作中，所述存储器管理电路预先决定或动态地决定所述多个字符线中的所述第三字符线。16.根据权利要求12所述的存储器...
【专利技术属性】
技术研发人员：林纬，叶志刚，许祐诚，陈思玮，
申请(专利权)人：群联电子股份有限公司，
类型：发明
国别省市：中国台湾,71
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。