解调模块、解调电路及高频读卡器制造技术

本发明专利技术公开了一种解调模块、解调电路及高频读卡器，解调模块包括I路信号输入端、Q路信号输入端、解调结果输出端、标准波形产生电路、I路相关器、Q路相关器、功率计算模块、最大功率点搜索模块、判断模块和译码模块；功率计算模块用于计算

【技术实现步骤摘要】
解调模块、解调电路及高频读卡器
本专利技术涉及高频读卡器
，特别涉及一种用于ISO14443A型卡的解调模块、解调电路及高频读卡器。
技术介绍
非接触式卡目前广泛应用与支付、门禁等领域，该卡种在13.56MHz(兆赫兹)的高频频段上存在例如ISO14443等若干种国际标准。高频读卡器是一种用于和非接触式卡进行数据交换的设备，其内部包括解调电路，该解调电路用于对卡发出的调制信号进行解调，以还原出原始数据。通常高频读卡器收到的调制信号的波形会根据工作环境不同而发生变化，例如接收距离的远近、信道受到干扰等因素都会影响到该调制信号的信噪比。目前针对ISO14443A型卡而言，一种常用的解调电路通常包括IQ(同相正交)信号产生电路和解调模块，具体为先通过IQ信号产生电路将接收到的调制信号生成I路和Q路共两路信号，然后再通过解调模块对I路和Q路信号进行解调以确定收到的每bit(比特)周期的调制信号是表示'0'还是'1'。其中，IQ信号产生电路具体用于对接收到的调制信号进行采样、滤波、放大、量化操作，以得到输出的离散数字序列，该离散数字序列可以表示为：和其中是对调制信号的采样过程中根据采样相位随机决定的，k是信号增益，Vs[n]是调制信号，即解调电路最终需要提取的信号。在理想情况下该离散数字序列包括两种，其幅值由随机决定。在1bit的调制时间内，信号通常分为两种，分别为《ISO/IECFDIS1444302》(ISO14443A型卡的标准文档)中的sequenceD(序列D)和sequenceE(序列E)，其中序列D表示接收到的这1比特周期的数据为逻辑'1'，序列E表示接收到的这1比特周期的数据为逻辑'0'。如图1和图2所示，序列D的前半个比特周期为经副载波调制后的波形，该波形简称SymbolA，序列D的后半个比特周期未经调制，该波形简称SymbolB，而序列E的前半个比特周期为SymbolB，后半个比特周期为SymbolA。也就是说，当接收到的调制信号在1比特周期内收到1个A+B的波形时，解调后的结果为'1'，当收到1个B+A的波形，解调后的结果为'0'。注意到由于IQ信号中存在随机的参数因此IQ的信号强度可能不同，而相关计算的结果与信号的强度成正比。举例来说，当为π/2时，I＝0，Q＝kVs[n]，Q路占据全部信号功率，所以用Q路的相关计算就相当于用全部信号功率做相关计算，信噪比最大。当为π/3时，Q路的信号功率比I大，所以I路和Q路分别进行相关计算时，Q路的信噪比更高，但是Q路的功率比完整信号kVs[n]的功率小，所以信噪比相比为π/2时会有所下降。而当为π/4时，I[n]和Q[n]都为两者平分了信号功率，所以单路的信噪比最小，容易发生解调失败。
技术实现思路
本专利技术要解决的技术问题是为了克服现有技术中高频读卡器对ISO14443A型卡进行解调时由于调制信号的信噪比随改变而不稳定容易造成解调失败的缺陷，提供一种能够有效提高对低信噪比信号的解调能力的用于ISO14443A型卡的解调模块、解调电路及高频读卡器。本专利技术是通过下述技术方案来解决上述技术问题：本专利技术提供了一种解调模块，其特点在于，包括I路信号输入端、Q路信号输入端、解调结果输出端、标准波形产生电路、I路相关器、Q路相关器、功率计算模块、最大功率点搜索模块、判断模块和译码模块；所述功率计算模块包括第一输入端、第二输入端；所述I路相关器和所述Q路相关器分别包括两个输入端和一个输出端，所述I路相关器和所述Q路相关器均用于将所述两个输入端输入的两个信号进行互相关计算并输出计算结果至相应的输出端；所述I路信号输入端用于与外部的IQ信号产生电路的I路信号输出端电连接，所述Q路信号输入端用于与所述IQ信号产生电路的Q路信号输出端电连接，所述IQ信号产生电路用于将ISO14443A型卡发出的调制信号生成I路信号序列和Q路信号序列；所述标准波形产生电路用于产生标准波形，所述标准波形为序列D的前半个比特周期对应的波形；所述I路相关器的一个输入端与所述I路信号输入端电连接，所述I路相关器的另一个输入端接入所述标准波形，所述I路相关器的输出端与所述第一输入端电连接；所述Q路相关器的一个输入端与所述Q路信号输入端电连接，所述Q路相关器的另一个输入端接入所述标准波形，所述Q路相关器的输出端与所述第二输入端电连接；所述功率计算模块用于计算以得到计算结果，其中CI为所述第一输入端输入的信号值，所述CQ为所述第二输入端输入的信号值，并将所述计算结果输出至所述最大功率点搜索模块和所述判断模块；所述最大功率点搜索模块用于从所述计算结果中搜索出最大功率点，并将所述最大功率点输出至所述判断模块；所述判断模块用于比较所述最大功率点与一预设阈值，并将比较结果输出至所述译码模块；所述译码模块用于根据所述比较结果输出解调结果至所述解调结果输出端。本方案中，通过功率计算模块消除了I路信号序列和Q路信号序列中存在随机的参数对信号强度的影响，使得计算结果的信噪比不随而改变。较佳地，所述功率计算模块为实现近似计算的数字电路模块。较佳地，所述数字电路模块用于计算CI+CQ/2的值作为的近似的计算结果。本方案中，通过CI+CQ/2实现了CI和CQ的平方和开根号的计算。较佳地，所述I路相关器和所述Q路相关器的相关区间采用0.5比特周期。较佳地，所述I路相关器和所述Q路相关器中每比特周期采用大于等于16个采样点进行互相关计算。本方案中，采样点数对应1比特周期内信号序列的n的最大取值，对于相关区间采用0.5比特周期时，如果每比特周期采用16个采样点，那么标准波形为0.5比特周期，其n的取值为1至8，n为自然数。本专利技术还提供了一种解调电路，其特点在于，包括IQ信号产生电路和前述的解调模块，所述I路信号输入端与所述IQ信号产生电路的I路信号输出端电连接，所述Q路信号输入端与所述IQ信号产生电路的Q路信号输出端电连接，所述IQ信号产生电路用于将ISO14443A型卡发出的调制信号生成I路信号序列和Q路信号序列。较佳地，所述IQ信号产生电路包括振荡器和两组信号产生电路，所述两组信号产生电路分别用于生成所述I路信号序列和所述Q路信号序列，所述振荡器用于为所述两组信号产生电路提供时钟信号，所述I路信号序列和所述Q路信号序列的时钟信号相差π/2相位。较佳地，所述每组信号产生电路包括依次电连接的采样保持电路、滤波器、信号放大器和模数转换器，所述采样保持电路用于接入所述调制信号，所述模数转换器用于输出所述I路信号序列或所述Q路信号序列。本专利技术还提供了一种高频读卡器，其特点在于，包括前述的解调电路。本专利技术的积极进步效果在于：本专利技术提供的解调模块、解调电路及高频读卡器针对ISO14443A型卡，通过功率计算模块对I路相关器和Q路相关器的计算结果进行平方和开根号计算。利用复数信号的实部和虚部取模和角度无关的原理，功率计算模块通过取模计算消除了I路信号序列和Q路信号序列中存在随机的参数对信号强度的影响，使得计算结果的信噪比不随而改变。从而增强了调制信号中有效信号的互相关计算结果，最终增强了对信噪比低的调制信号的解调能力，提高了读卡器可解调信号的信噪比范围。附图说明图1为1比特周期序列D的波形示意图。图2为1比特周期序列E的波形示意图本文档来自技高网...

【技术保护点】
1.一种解调模块，其特征在于，包括I路信号输入端、Q路信号输入端、解调结果输出端、标准波形产生电路、I路相关器、Q路相关器、功率计算模块、最大功率点搜索模块、判断模块和译码模块；所述功率计算模块包括第一输入端、第二输入端；所述I路相关器和所述Q路相关器分别包括两个输入端和一个输出端，所述I路相关器和所述Q路相关器均用于将所述两个输入端输入的两个信号进行互相关计算并输出计算结果至相应的输出端；所述I路信号输入端用于与外部的IQ信号产生电路的I路信号输出端电连接，所述Q路信号输入端用于与所述IQ信号产生电路的Q路信号输出端电连接，所述IQ信号产生电路用于将ISO14443A型卡发出的调制信号生成I路信号序列和Q路信号序列；所述标准波形产生电路用于产生标准波形，所述标准波形为序列D的前半个比特周期对应的波形；所述I路相关器的一个输入端与所述I路信号输入端电连接，所述I路相关器的另一个输入端接入所述标准波形，所述I路相关器的输出端与所述第一输入端电连接；所述Q路相关器的一个输入端与所述Q路信号输入端电连接，所述Q路相关器的另一个输入端接入所述标准波形，所述Q路相关器的输出端与所述第二输入端电连接；所述功率计算模块用于计算...

【技术特征摘要】
1.一种解调模块，其特征在于，包括I路信号输入端、Q路信号输入端、解调结果输出端、标准波形产生电路、I路相关器、Q路相关器、功率计算模块、最大功率点搜索模块、判断模块和译码模块；所述功率计算模块包括第一输入端、第二输入端；所述I路相关器和所述Q路相关器分别包括两个输入端和一个输出端，所述I路相关器和所述Q路相关器均用于将所述两个输入端输入的两个信号进行互相关计算并输出计算结果至相应的输出端；所述I路信号输入端用于与外部的IQ信号产生电路的I路信号输出端电连接，所述Q路信号输入端用于与所述IQ信号产生电路的Q路信号输出端电连接，所述IQ信号产生电路用于将ISO14443A型卡发出的调制信号生成I路信号序列和Q路信号序列；所述标准波形产生电路用于产生标准波形，所述标准波形为序列D的前半个比特周期对应的波形；所述I路相关器的一个输入端与所述I路信号输入端电连接，所述I路相关器的另一个输入端接入所述标准波形，所述I路相关器的输出端与所述第一输入端电连接；所述Q路相关器的一个输入端与所述Q路信号输入端电连接，所述Q路相关器的另一个输入端接入所述标准波形，所述Q路相关器的输出端与所述第二输入端电连接；所述功率计算模块用于计算以得到计算结果，其中CI为所述第一输入端输入的信号值，所述CQ为所述第二输入端输入的信号值，并将所述计算结果输出至所述最大功率点搜索模块和所述判断模块；所述最大功率点搜索模块用于从所述计算结果中搜索出最大功率点，并将所述最大功率点输出至所述判断模块；所述判断模块用于比较所述最大功率点与一预设阈值，并将比较结果输出至所述译码模块；所述译...

【专利技术属性】
技术研发人员：丁毅岭，李国宏，
申请(专利权)人：上海华虹计通智能系统股份有限公司，
类型：发明
国别省市：上海,31