一种定位数字时序路径spice仿真失败的方法技术

一种定位数字时序路径spice仿真失败的方法，包括以下步骤：读取仿真波形文件内容，列出预仿真时序路径上的每个节点连同其时序边的值和spice仿真后每个节点上时序边的值；检查时序路径上的每个节点的信号跳变情况；根据检查结果判断仿真失败原因。本发明专利技术将整条时序路径上的每个节点实际信号与期望信号相比较，同时将每个元件不在当前路径上的管脚偏置值列出来，快速方便的找到仿真失败的原因并进行定位。

A method of locating digital sequential path SPICE simulation failure

A method for locating SPICE simulation failure of digital sequential path includes the following steps: reading the content of simulation waveform file, listing the value of each node on the pre-simulation sequential path along with its sequential edge and the value of sequential edge on each node after spice simulation; checking the signal jump of each node on the sequential path; and judging the reason of simulation failure according to the checking results. The invention compares the actual signal of each node on the whole sequential path with the expected signal, and lists the pin offset value of each element which is not on the current path, so as to quickly and conveniently find out the cause of simulation failure and locate it.

【技术实现步骤摘要】
一种定位数字时序路径spice仿真失败的方法
本专利技术涉及EDA
，特别涉及一种数字时序路径spice仿真的方法。
技术介绍
在数字电路中，随着工艺节点的愈加先进，STA(静态时序分析)已表现出较为明显的局限性，对时序路径进行spice仿真则成为了一种更加合理的方式。与模拟设计中的spice仿真不同，数字电路中的spice仿真通常是对一些关键时序路径进行仿真。首先使用STA工具获取一系列时序路径，然后对这些路径上的元件和线网使用spice进行延时仿真并计算时序余量。虽然数字电路的spice仿真目标是仿路径的延时而不是仿电路功能，看起来似乎比较容易达到目标。但是由于数字电路结构复杂，路径上包含的元件种类繁多，另外旁路路径及设计约束等因素都会影响到仿真结果。一旦仿真失败，由于进行的是晶体管级的仿真，spice仿真器本身无法看到路径上的各个标准单元元件，不能给出确切的失败原因。人为调试则需要综合检查标准单元的功能信息，时序路径上每个点的时序边信息以及波形结果，效率低下，可行性较差。仿真时，首先根据时序路径信息在路径根节点添加激励源，该激励信号传递过程中需要测量路径上每两个管脚之间的延时，最终得到整条路径的延时值。根据这个原则，仿真失败的本质是所需的信号没有传递下去，spice仿真器没有测量到输出信号的变化，如：激励源没有加对、信号没有传递下去、信号有传递下去但是没有达到所需的电平等等。造成仿真失败的原因会有多种，最为常见的原因有如下两种：(1)多输入组合逻辑元件的控制信号赋值不对。(2)时序元件的数据端所接的激励不对。因而，需要一种定位仿真失败的方法。专利
技术实现思路
为了解决现有技术存在的不足，本专利技术的目的在于提供一种定位数字时序路径spice仿真失败的方法，将整条时序路径上的每个节点实际信号与期望信号相比较，同时将每个元件不在当前路径上的管脚偏置值列出来，快速方便的找到仿真失败的原因并进行定位。为实现上述目的，本专利技术提供的定位数字时序路径spice仿真失败的方法，包括以下步骤：读取仿真波形文件内容，列出预仿真时序路径上的每个节点连同其时序边的值和spice仿真后每个节点上时序边的值；检查时序路径上的每个节点的信号跳变情况；根据检查结果判断仿真失败原因。进一步地，所述检查时序路径上的每个节点的信号跳变情况的步骤，进一步包括，检查到信号未跳变，则仿真失败；检查到信号有跳变但该跳变与原始时序路径的跳变不一致，则仿真失败。对于信号未跳变所引起的仿真失败，检查对应元件的各个输入管脚预设的值；如果发生在元件的输出管脚，则认为该元件控制端赋值不对或时序元件数据端的激励源不对；如果发生在元件的输入管脚，则认为该元件之前的线网与地或高电平相连接。对于信号发生跳变但该跳变与原始时序路径的跳变不一致引起的仿真失败，则认为控制端赋值不对，列出时序路径上仿真失败的点及对应元件的控制端赋值，找出仿真失败的确切原因。为实现上述目的，本专利技术还提供一种计算机可读存储介质，其上存储有计算机指令，所述计算机指令运行时执行上述的定位数字时序路径spice仿真失败的方法的步骤。在目前的大规模数字SOC设计中，仿真的关键路径级数很长，包含的元件种类繁多，设计约束及路径结构错综复杂，导致spice仿真经常失败。本专利技术提供的定位数字时序路径spice仿真失败的方法，将仿真结果和原始的时序路径信息结合起来综合分析，可以快速找到仿真失败的点及原因，大大提高工程师的使用效率，同时也能显著减少整个仿真的迭代次数。本专利技术的其它特征和优点将在随后的说明书中阐述，并且，部分地从说明书中变得显而易见，或者通过实施本专利技术而了解。附图说明附图用来提供对本专利技术的进一步理解，并且构成说明书的一部分，并与本专利技术的实施例一起，用于解释本专利技术，并不构成对本专利技术的限制。在附图中：图1为根据本专利技术的定位数字时序路径spice仿真失败的方法的流程图；图2为根据本专利技术的实施方式的含有组合元件电路的原理图；图3为根据本专利技术的实施方式的含有时序元件电路的原理图。具体实施方式以下结合附图对本专利技术的优选实施例进行说明，应当理解，此处所描述的优选实施例仅用于说明和解释本专利技术，并不用于限定本专利技术。图1为根据本专利技术的定位数字时序路径spice仿真失败的方法的流程图，下面将参考图1，对本专利技术的定位数字时序路径spice仿真失败的方法进行详细描述。首先，在步骤101，读取仿真波形文件内容。在该步骤中，读取的仿真波形文件内容，包括，预仿真时序路径上的节点连同其时序边的值(跳变边沿)(期望信号)和spice仿真后每个节点上时序边的值(实际信号)。步骤102，比较时序路径上的每个点的信号跳变情况。在该步骤中，按照时序路径上的节点逐个比较每个节点上的预仿真时序边的值(跳变边沿)和spice仿真后时序边的值，即将期望信号与实际信号进行比较，并进行记录。步骤103，根据时序路径上的每个点的信号跳变比较情况判断仿真失败原因。在该步骤中，仿真失败的原因通常分为以下两种情况：a)没有跳变沿。如果没有信号的跳变则意味着仿真失败，此时检查对应元件的各个输入管脚预设的值。如果发生在元件的输出管脚，则表明该元件控制端赋值不对，对于时序元件来说，数据端的激励源也可能不对。如果发生在元件的输入管脚，则说明前面的线网连接接到了地或高电平。b)得到的跳边沿与原始时序路径中的跳变沿不一致。此时也要检查对应元件的各个输入关键预设的值。这种情况下通常是控制端赋值不对，通过将路径上仿真失败的点及对应元件的控制端赋值列出来，就能够直接找出仿真失败的确切原因。图2为根据本专利技术的实施方式的含有组合元件电路的原理图，图3为根据本专利技术的实施方式的含有时序元件电路的原理图。结合图2和图3对本专利技术进行进一步地解释说明。在时序路径上的元件可分为两种：组合元件和时序元件。在图2所示的电路中，AND是一个组合元件--与门，其功能表达式为：ZN＝！(A1∩A2)∪(B1∩B2)对于路径上的上述元件，spice仿真时，旁路控制管脚A2、B1和B2需要设置正确的电平值才能使得A1的信号传递到ZN。然而在spice网表中，工具常常对复杂逻辑单元功能分析不完整，导致了控制管脚所接的电压逻辑不正确从而信号无法传递下去。在图3所示的电路中，DFF是一个时序元件。与组合元件不同的是，时序元件除了控制端CDN需要赋值外，数据管脚还需要加跳变信号的激励源，而且跳变的类型要取决于原始时序路径中Q端的信号沿而定。该元件的状态真值表如下：CDNCLKDQL--LH↑H/LH/LH↓NN如果在这种类型的元件上spice仿真失败，原因则略微复杂些。一种情况是CDN处于复位状态，Q信号无法翻转。另外一种情况是D所加激励源不对导致Q的跳变与期望值不一致。这两种情况都可以从仿真结果的波形文件中获取相关信息，通过与真值表的比对，进而定位出确切的原因。本专利技术还提供了一种计算机可读存储介质，其上存储有计算机指令，所述计算机指令运行时执行上述的定位数字时序路径spice仿真失败的方法的步骤，所述定位数字时序路径spice仿真失败的方法参见前述部分的介绍，不再赘述。本领域普通技术人员可以理解：以上所述仅为本专利技术的优选实施例而已，并不用于限制本专利技术，尽管参照前述实施例对本专利技术进行了详细的说明，对于本领本文档来自技高网...

【技术保护点】
1.一种定位数字时序路径spice仿真失败的方法，包括以下步骤：读取仿真波形文件内容，列出预仿真时序路径上的每个节点连同其时序边的值和spice仿真后每个节点上时序边的值；检查时序路径上的每个节点的信号跳变情况；根据检查结果判断仿真失败原因。

【技术特征摘要】
1.一种定位数字时序路径spice仿真失败的方法，包括以下步骤：读取仿真波形文件内容，列出预仿真时序路径上的每个节点连同其时序边的值和spice仿真后每个节点上时序边的值；检查时序路径上的每个节点的信号跳变情况；根据检查结果判断仿真失败原因。2.根据权利要求1所述的定位数字时序路径spice仿真失败的方法，其特征在于，所述检查时序路径上的每个节点的信号跳变情况的步骤，进一步包括，检查到没有信号的跳变，则仿真失败；检查到有信号的跳变但该跳变与原始时序路径的跳变不一致，则仿真失败。3.根据权利要求2所述的定位数字时序路径spice仿真失败的方法，其特征在于，所述根据检查结果判断仿真失败原因的步骤，进一步包括，对于信号未跳变所引起的仿真失...

【专利技术属性】
技术研发人员：周汉斌，朱自然，陈建利，陈彬，董森华，
申请(专利权)人：北京华大九天软件有限公司，
类型：发明
国别省市：北京,11