含有可编程计算单元的可编程门阵列封装制造技术

本发明专利技术提出一种可编程门阵列封装，它含有至少一可编程计算芯片和一可编程逻辑芯片。可编程计算芯片含有多个可编程计算单元，每个可编程计算单元含有一可写存储阵列，该可写存储阵列存储一基本函数的查找表（LUT）。可编程计算芯片和可编程逻辑芯片垂直堆叠，并通过芯片间连接电耦合。

Programmable Gate Array Packaging with Programmable Computing Unit

The invention provides a programmable gate array package, which comprises at least one programmable computing chip and a programmable logic chip. The programmable computing chip contains many programmable computing units, each of which contains a writable memory array, which stores a lookup table (LUT) of a basic function. Programmable computing chips and programmable logic chips are stacked vertically and electrically coupled through interconnection between chips.

【技术实现步骤摘要】
含有可编程计算单元的可编程门阵列封装
本专利技术涉及集成电路领域，更确切地说，涉及可编程门阵列。
技术介绍
可编程门阵列属于半定制集成电路，即通过后端工艺或现场编程，实现对逻辑电路的定制化。美国专利4,870,302披露了一种可编程门阵列。它含有多个可编程逻辑单元（configurablelogicelement，或configurablelogicblock）和可编程连接（configurableinterconnect，或programmableinterconnect）。其中，可编程逻辑单元在设置信号控制下可以选择性地实现移位、逻辑非、AND（逻辑与）、OR（逻辑和）、NOR（和非）、NAND（与非）、XOR（异或）、+（算术加）、-（算术减）等功能；可编程连接在设置信号控制下可以选择性地实现两条互连线之间的连接、断开等功能。目前，很多应用均涉及复杂函数的计算。复杂函数一般含有多个自变量，它是基本函数的一种组合。基本函数含有一个或少量自变量，其例子包括超越函数，如指数（exp）、对数（log）、三角函数（sina、cos）等。为了保证执行速度，高性能应用要求用硬件来实现复杂函数。在现有的可编程门阵列中，复杂函数均通过来固化计算单元来实现。这些固化计算单元为硬核（hardblock）的一部分，其电路已经固化、不能对其进行再配置。很明显，固化计算单元将限制可编程门阵列的进一步应用。为了克服这个困难，本专利技术将可编程门电路的概念推广，使固化计算单元可编程化。具体说来，可编程门电路除了含有可编程逻辑单元以外，还含有可编程计算单元。该可编程计算单元可以选择性地实现多种函数中的任何一种。
技术实现思路
本专利技术的主要目的是推广可编程门电路在复杂数学计算领域的应用。本专利技术的另一目的是提供一种可编程门电路，不仅其逻辑功能可以被定制，其计算功能也可以被定制。本专利技术的另一目的是提供一种计算能力更灵活、更强大的可编程门阵列。本专利技术的另一目的是提供一种芯片面积更小、成本更低的可编程门阵列。为了实现这些以及别的目的，本专利技术提出一种可编程门阵列封装。它含有至少一可编程计算芯片和一可编程逻辑芯片。可编程计算芯片含有可编程计算单元阵列，可编程逻辑芯片含有可编程逻辑单元阵列。该门阵列封装还含有多个可编程连接，这些可编程连接分布在可编程计算芯片和/或可编程逻辑芯片中。每个可编程计算单元含有至少一个可写存储阵列，该可写存储阵列存储一种函数的查找表（LUT）。可编程计算单元的使用分两个阶段：设置阶段和计算阶段。在设置阶段，根据用户需要将所需函数的LUT加载到可写阵列中；在计算阶段，通过查找LUT来获得基本函数的值。由于采用可写阵列，即使同一批次的芯片也可以实现不同的函数。而且，对于基于多次重复编程存储（MTP）阵列的可编程门阵列，由于在不同时段可以对MTP阵列加载不同函数的LUT，该可编程门阵列能实现可重构计算。除了可编程计算单元，可编程门阵列封装还含有多个可编程逻辑单元和可编程连接。可编程逻辑单元从一逻辑运算库中选择性地实现一种逻辑运算；可编程连接可以选择性地实现多种连接中的一种。在复杂函数的实现过程中，复杂函数首先被分解为多个基本函数。然后针对每个基本函数设置对应的可编程计算单元，使其实现相应的基本函数。最后，通过设置可编程逻辑单元和可编程连接，实现所需的复杂函数。相应地，本专利技术提出一种可编程门阵列封装(400)，其特征在于含有：一含有多个可编程计算单元(100AA-100AD)的可编程计算芯片(100W)，该可编程计算单元(100AA-100AD)含有至少一可写存储阵列(110)，该可写存储阵列(110)存储一基本函数的至少部分查找表（LUT）；一含有多个可编程逻辑单元(200AA-200AD)的可编程逻辑芯片(200W)，该可编程逻辑单元(200AA-200AD)含有至少一可编程逻辑单元(200)，该可编程逻辑单元(200)从一逻辑运算库中选择性地实现一种逻辑运算；多个将该可编程计算单元(100AA-100AD)和该可编程逻辑单元(200AA-200AD)选择性耦合的可编程连接(300)；通过对该可编程计算单元(100AA-100AD)、该可编程逻辑单元(200AA-200AD)和该可编程连接(300)进行编程以实现一复杂函数，该复杂函数是所述基本函数的一种组合；所述可编程计算芯片(100W)和所述可编程逻辑芯片(200W)通过芯片间连接(160)电耦合。附图说明图1是一种可编程计算单元的符号。图2是一种可编程计算单元的衬底电路布局图。图3是一种可编程门阵列的布局图。图4表示一种可重构门阵列的两个使用周期。图5A披露一种可编程连接实现的连接库；图5B披露一种可编程逻辑单元实现的逻辑运算库。图6是该种可编程门阵列具体实现的一种布局图。图7是一种可编程门阵列封装的透视图。图8A-8C是三种可编程门阵列封装的截面图。注意到，这些附图仅是概要图，它们不按比例绘图。为了显眼和方便起见，图中的部分尺寸和结构可能做了放大或缩小。在不同实施例中，相同的符号一般表示对应或类似的结构。具体实施方式图1是一种可编程计算单元100的符号。其输入端IN包括输入数据115，输出端OUT包括输出数据135，设置端CFG包括设置信号125。当设置信号125为“写”时，在可编程计算单元100中写入所需基本函数的LUT。当设置信号125为“读”时，从可编程计算单元100中读出LUT中的值。图2是一种可编程计算单元100的电路布局图。在该实施例中，LUT存储在至少一个可写存储阵列110中。该电路还包括可写存储阵列110的周边电路：X解码器15和Y解码器（包括读出电路）17等。可写存储阵列110可以是RAM或ROM。RAM的例子包括SRAM、DRAM等；ROM的例子包括OTP（一次编程）、MTP（多次编程）等。其中，MTP包括EPROM、EEPROM、闪存等。图3表示一种可编程门阵列400。它含有规则排列的可编程模块400A和可编程模块400B等。每个可编程模块（如400A）含有多个可编程计算单元（如100AA-100AD）和可编程逻辑单元（如200AA-200AD）。在可编程计算单元（如100AA-100AD）和可编程逻辑单元（如200AA-200AD）之间含有可编程信道320、340；在可编程模块400A和可编程模块400B之间，也含有可编程信道310、330、350。可编程信道310-350含有多个可编程连接300。对于熟悉本领域的专业人士来说，除了可编程信道以外，还可以采用门海（sea-of-gates）等设计。图4表示可重构门阵列400的两个使用周期620和660。第一使用周期620分为两个阶段：设置阶段610和计算阶段630。在设置阶段610，根据用户需要将与一基本函数相关的查找表加载到MTP阵列110中；在计算阶段630，在MTP阵列110中查找相应的LUT来获得该基本函数的值。类似地，第二使用周期660也含有相同的设置阶段650和计算阶段670。可重构计算特别适合SIMD（单指令多数据流）的数据处理。一旦在设置阶段610将LUT加载到MTP阵列110之后，可以将大量数据送入可编程计算单元100进行处理，并获得较高的处理速度。SIMD的应用例子很多，本文档来自技高网...

【技术保护点】
1.一种可编程门阵列封装(400)，其特征在于含有：一含有多个可编程计算单元(100AA‑100AD)的可编程计算芯片(100W)，该可编程计算单元(100AA‑100AD)含有至少一可写存储阵列(110)，该可写存储阵列(110)存储一基本函数的至少部分查找表（LUT）；一含有多个可编程逻辑单元(200AA‑200AD)的可编程逻辑芯片(200W)，该可编程逻辑单元(200AA‑200AD)含有至少一可编程逻辑单元(200)，该可编程逻辑单元(200)从一逻辑运算库中选择性地实现一种逻辑运算；多个将该可编程计算单元(100AA‑100AD)和该可编程逻辑单元(200AA‑200AD)选择性耦合的可编程连接(300)；通过对该可编程计算单元(100AA‑100AD)、该可编程逻辑单元(200AA‑200AD)和该可编程连接(300)进行编程以实现一复杂函数，该复杂函数是所述基本函数的一种组合；所述可编程计算芯片(100W)和所述可编程逻辑芯片(200W)通过芯片间连接(160)电耦合。

【技术特征摘要】
1.一种可编程门阵列封装(400)，其特征在于含有：一含有多个可编程计算单元(100AA-100AD)的可编程计算芯片(100W)，该可编程计算单元(100AA-100AD)含有至少一可写存储阵列(110)，该可写存储阵列(110)存储一基本函数的至少部分查找表（LUT）；一含有多个可编程逻辑单元(200AA-200AD)的可编程逻辑芯片(200W)，该可编程逻辑单元(200AA-200AD)含有至少一可编程逻辑单元(200)，该可编程逻辑单元(200)从一逻辑运算库中选择性地实现一种逻辑运算；多个将该可编程计算单元(100AA-100AD)和该可编程逻辑单元(200AA-200AD)选择性耦合的可编程连接(300)；通过对该可编程计算单元(100AA-100AD)、该可编程逻辑单元(200AA-200AD)和该可编程连接(300)进行编程以实现一复杂函数，该复杂函数是所述基本函数的一种组合；所述可编程计算芯片(100W)和所述可编程逻辑芯片(200W)通过芯片间连接(160)电耦合。2.根据权利要求1所述的可编程门阵列封装(400)，其特征还在于：至少部分所述可编程连接(300)位于所述可编程计算芯片(100W)中。3.根据权利要求1所述的可编程门阵列封装(400)，其特征还在于：至少部分所述可编程连接(300)位于所述可...

【专利技术属性】
技术研发人员：张国飙，
申请(专利权)人：成都海存艾匹科技有限公司，
类型：发明
国别省市：四川,51