The invention discloses a method for detecting the appearance defect of varistor based on deep convolution neural network, which includes the following steps: S1: collecting the image of varistor and making the required data set; S2: designing a deep convolution neural network model for identifying the appearance defect of varistor; S3: training and testing the designed deep convolution neural network model using the data set. Syndrome; S4: Detection using well-trained deep convolution neural network model. The deep convolution neural network is applied to the appearance recognition of the varistor, which can automatically extract the effective features of the varistor and improve the classification and recognition accuracy of the appearance defects of the varistor. It improves the efficiency of image processing and meets the need of on-line real-time detection in industrial production.
【技术实现步骤摘要】
基于深度卷积神经网络的压敏电阻外观缺陷检测方法
本专利技术涉及计算机智能辅助制造领域,更具体地,涉及一种基于深度卷积神经网络的压敏电阻外观缺陷检测方法。
技术介绍
压敏电阻(VoltageDependentResistor,简称VDR)是一种具有非线性伏安特性的电子元件,如图1所示,主要用于在电路承受过压时进行电压钳位,吸收多余的电流以保护敏感器件。压敏电阻的外观质量影响着它的性能,它的外观缺陷种类繁多,如管脚包裹不严实或包裹过长,表面印刷信息不清晰,外形尺寸不合格和封装表面的各种缺陷(如不规则、划伤、污物和空洞),因此有必要对其进行外观缺陷识别。早期芯片外观缺陷识别最常用的方法是通过人工检测,该方法不仅耗时费力,而且效率低下。到后来机器学习广泛应用于电子元件的外观缺陷检测,如使用先验知识的机器学习方法。近年来,卷积神经网络(ConvolutionalNeuralNetworks,CNN)以自动特征学习和端到端高性能分类能力引起了人们的高度关注。CNN首先被应用于手写字符识别,后来扩展到其他应用,如对象识别,人脸检测,图像分类,语音识别等等。与传统的识别方法截然不 ...
【技术保护点】
1.一种基于深度卷积神经网络的压敏电阻外观缺陷检测方法,其特征在于,包括以下步骤:S1:采集压敏电阻图像,制作所需要的数据集;S2:设计用于识别压敏电阻外观缺陷的深度卷积神经网络模型;S3:利用所述数据集对设计的深度卷积神经网络模型进行训练和验证;S4:利用训练好的深度卷积神经网络模型进行检测。
【技术特征摘要】
1.一种基于深度卷积神经网络的压敏电阻外观缺陷检测方法,其特征在于,包括以下步骤:S1:采集压敏电阻图像,制作所需要的数据集;S2:设计用于识别压敏电阻外观缺陷的深度卷积神经网络模型;S3:利用所述数据集对设计的深度卷积神经网络模型进行训练和验证;S4:利用训练好的深度卷积神经网络模型进行检测。2.根据权利要求1所述的基于深度卷积神经网络的压敏电阻外观缺陷检测方法,其特征在于,步骤S1中采集压敏电阻图像,制作所需要的数据集,包括以下子步骤:S1.1:利用数字相机分别采集压敏电阻的正面、反面和侧面图像;S1.2:按7:1:2的比例将图像分为训练集、验证集和测试集。3.根据权利要求2所述的基于深度卷积神经网络的压敏电阻外观缺陷检测方法,其特征在于,步骤S1.1所述的数字相机采用30万像素,其镜头为连续变焦镜头,光学放大倍率为0.13-2,在采集过程中使用LED同轴光源。4.根据权利要求3所述的基于深度卷积神经网络的压敏电阻外观缺陷检测方法,其特征在于,步骤S2中用于识别压敏电阻外观缺陷的深度卷积网络模型AQD-CNN,包括:从输入图像至输出结果,分别为第一卷积层、第二卷积层、第三卷积层、第四卷积层、第五卷积层、第一全连接层、第二全连接层和第三全连接层,其中,每一卷积层后均增加一个最大池化层。5.根据权利要求4所述的基于深度卷积神经网络的压敏电阻外观缺陷方法,其特征在于,所述第一卷积层、第二卷积层、第三卷积层、第四卷积层、第五卷积层的卷积核数量分别为64、64、128、128、256,其卷积核尺寸均为3*3,padding均为1,stride均为1;所述最大池化层核尺寸均为2*2,stride均为2;第一全连接层、第二全连接层、第三全连接层的神经元个...
【专利技术属性】
技术研发人员:杨铁军,彭珊,黄琳,
申请(专利权)人:桂林理工大学,
类型:发明
国别省市:广西,45
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。