一种存储器以及存储器编码布局的方法技术

一种存储器以及存储器编码布局的方法，该存储器具有：由多个存储单元排列而构成的存储阵列；以及多条字线和位线，该存储器的编码布局方法的主要具有以下步骤：在所述多条字线所延伸的行中，构成使对应于不同的行且对应于相同位线所延伸的列的所述存储单元中存储值连续为1的列最多的多个行集中位于读出电路最远端的位置，且在所述列中存储值为1的存储单元从最远端的位置开始连续，并且针对从所述列方向上的读出电路最远端的位置的存储单元起的存储值连续为1的存储单元不设置位线，或者在设置位线的情况下，将该部分的位线与所述列上的其余的存储单元所对应的位线断开。

A Method of Memory and Memory Coding Layout

A method for encoding a memory and a memory layout having: a storage array arranged by multiple memory cells; and a plurality of word lines and bit lines. The encoding layout method of the memory has the following steps: in the rows extended by the plurality of word lines, the storage corresponding to different rows and corresponding to columns extended by the same bit line is constituted. A plurality of rows with the largest consecutive column value of 1 in a cell are concentrated at the farthest end of the readout circuit, and the storage unit with the storage value of 1 in the column is consecutive from the farthest end, and no bit line is set for the storage unit with the storage value of 1 consecutively starting from the storage unit at the farthest end of the readout circuit in the column direction, or for the case where the bit line is set. Next, the bitline of the part is disconnected from the corresponding bitline of the remaining storage units on the column.

【技术实现步骤摘要】
一种存储器以及存储器编码布局的方法
本专利技术涉及一种调整存储器编码布局顺序用于提高读速度和良率并降低功耗的存储器以及存储器编码布局的方法。
技术介绍
现有技术中，对于相同大小存储阵列的ROM，不管其阵列编码如何，其ROM的面积大小都是固定的，其位线BL(bitline)长度也是固定的。即，在现有技术中所有的字线WL(WordLine)，BL的长度、高度都是固定的、不会变的，换一句话说，就是现有设计ROM的所有的WL负载电容是固定的，所有的BL负载线电容是固定的。另外就是，所有的WL，BL它们的顺序在设计好的那一刻，就是固定的，不会随着ROMcode(预设写入ROM的值)的改变做出任何改变。并且在现有技术中，ROM的存储阵列(ROMarray)都是使用普通逻辑MOS管去搭建，为了减小ROM的面积，所以单个ROM存储单元的尺寸都会设计得很小，与之伴随的就是生产过程中的电性能漂移非常严重。最直接的影响就是某些ROMcell的读0速度会比设计过程中的仿真速度慢，导致功能错误。
技术实现思路
本专利技术通过自动识别ROMcode，将全部存储单元为1的位线删除或物理断开，这样可以达到减小ROM面积或减小位线负载电容的目的(因为位线会比之前的短了)。而降低位线的负载使得即使是下拉能力弱的cell(weakcell)也较之前的设计更容易下拉位线以实现读出数据0的目的。本专利技术涉及的一种存储器，包括：由多个存储单元排列而构成的存储阵列；以及多条字线和位线，所述字线和位线依一定顺序排列并在互相交叉的方向上延伸。在所述多条字线中，在所述字线延伸方向的行上的多个存储单元中存储值为1的存储单元最多的字线位于离读出电路最远端的位置，针对在所述列方向上的读出电路最远端的位置的存储单元起的存储值连续为1的存储单元不设置位线，或者在设置位线的情况下，将该部分的位线与位线延伸的列上的其余的存储单元所对应的位线断开。本专利技术涉及的一种存储阵列，包括：由多个存储单元排列而构成的存储阵列；以及多条字线和位线，所述字线和位线依一定顺序排列并在互相交叉的方向上延伸，在所述多条字线所延伸的行中，构成使对应于不同的行且对应于相同位线所延伸的列的所述存储单元中存储值连续为1的列最多的多个行集中位于读出电路最远端的位置，且在所述列中存储值为1的存储单元从最远端的位置开始连续，并且针对从所述列方向上的读出电路最远端的位置的存储单元起的存储值连续为1的存储单元不设置位线，或者在设置位线的情况下，将该部分的位线与所述列上的其余的存储单元所对应的位线断开。本专利技术涉及的如上所述的存储器，也可以是，在所述字线延伸的各行上，针对位于最远端的位置的存储单元起的存储值连续为1的存储单元不设置字线，或者在设置字线的情况下，将该部分的字线与该字线延伸的行上的其他的存储单元所对应的字线断开。本专利技术涉及的如上所述的存储器，也可以是，在位于读出电路最远端的位置的行上的存储单元所存储的内容全部为1的情况下，在该行上不设置字线。本专利技术涉及的如上所述的存储器，也可以是，在不设置位线或字线的位置处，与该部分字线或位线对应存储单元也不设置。本专利技术涉及的如上所述的存储器，也可以是，存储器为只读存储器。本专利技术涉及的一种存储器的编码布局方法，该存储器具有：由多个存储单元排列而构成的存储阵列；以及多条字线和位线，所述字线和位线依一定顺序排列并在互相交叉的方向上延伸。该方法主要具有以下步骤：在所述多条字线中，在所述字线延伸方向的行上的多个存储单元中存储值为1的存储单元最多的字线位于离读出电路最远端的位置，针对在所述列方向上的读出电路最远端的位置的存储单元起的存储值连续为1的存储单元不设置位线，或者在设置位线的情况下，将该部分的位线与位线延伸的列上的其余的存储单元所对应的位线断开。本专利技术涉及的一种存储器的编码布局方法，该存储器具有：由多个存储单元排列而构成的存储阵列；以及多条字线和位线，所述字线和位线依一定顺序排列并在互相交叉的方向上延伸。该方法主要具有以下步骤：在所述多条字线所延伸的行中，构成使对应于不同的行且对应于相同位线所延伸的列的所述存储单元中存储值连续为1的列最多的多个行集中位于读出电路最远端的位置，且在所述列中存储值为1的存储单元从最远端的位置开始连续，并且针对从所述列方向上的读出电路最远端的位置的存储单元起的存储值连续为1的存储单元不设置位线，或者在设置位线的情况下，将该部分的位线与所述列上的其余的存储单元所对应的位线断开。本专利技术涉及的如上所述的存储器的编码布局方法，也可以是，具有如下步骤，在所述字线延伸的各行上，针对位于最远端的位置的存储单元起的存储值连续为1的存储单元不设置字线，或者在设置字线的情况下，将该部分的字线与该字线延伸的行上的其他的存储单元所对应的字线断开。本专利技术涉及的如上所述的存储器的编码布局方法，也可以是，在位于读出电路最远端的位置的行上的存储单元所存储的内容全部为1的情况下，在该行上不设置字线。本专利技术涉及的如上所述的存储器的编码布局方法，也可以是，在不设置位线或字线的位置处，与该部分字线或位线对应存储单元也不设置。本专利技术涉及的如上所述的存储器的编码布局方法，也可以是，存储器是只读存储器。本专利技术通过自动识别ROMcode，将位线存储单元为1相对较多的位线排到距离读出电路较远的位置，若一根字线离读出电路远端有连续的存储单元1，则将覆盖在远端连续存储单元为1的位线删除或截断，以此达到减小位线负载电容的目的。附图说明图1是ROM的存储单元分别存储有0、1时的存储示意图。图2表示现有ROM设计的存储阵列图。图3表示将存储阵列中全为1的WL移动到最顶层的示意图。图4表示重新排布内部的字线顺序的示意图。图5表示将远端为1的字线删除的示意图。图6表示字线或位线删除或截断的示意图。图7表示图4对应的存在远端连续为1存储单元对应的位线删除的示意图。图8表示图4对应的存在远端连续为1存储单元对应的位线及字线删除的示意图。具体实施方式现在可以参考附图，其中相同的标号始终表示相同的部件。现在描述本专利技术的示例性实施例。提供示例性实施例是为了说明本专利技术的各方面，而不应被解释为限制本专利技术的范围。当参考框图或流程图描述示例性实施例时，每个框可以表示用于执行方法步骤的方法步骤或装置元件。根据实现方式，相应的装置元件可以配置为硬件、软件、固件或其组合。在本专利技术中主要基于只读存储器展开讨论，但本专利技术不限于只读存储器，也可以将本专利技术的设计思想应用于任何其他类型的存储器。下面参考图1和图2，对现有技术中的存储器以及对应的存储阵列进行说明。结合附图，首先对ROM的存储单元进行说明。图1是ROM的存储单元分别存储有0、1时的存储示意图。如图1所示，WL表示是一根字线，BL0和BL1分别表示位线0和位线1。在这里，我们以NMOS为例进行说明。NMOS0和NMOS1分别是存储单元0(cell0)和存储单元1(cell1)。该存储单元的工作原理是，NMOS0和NMOS1的栅端(Gate)，即连接到WL的端导通。NMOS的源极接地，在存储单元为1时漏极悬空，在存储单元为0时，该漏极与位线连接。当WL打开即为逻辑1时，BL0和BL1在初始状态时均是逻辑1，此时打开的NMOS0会下拉BL0上的电压，即对BL0进行放电，当BL0下本文档来自技高网...

【技术保护点】
1.一种存储器，包括：由多个存储单元排列而构成的存储阵列；以及多条字线和位线，所述字线和位线依一定顺序排列并在互相交叉的方向上延伸，该存储器的特征在于，在所述多条字线中，在所述字线延伸方向的行上的多个存储单元中存储值为1的存储单元最多的字线位于离读出电路最远端的位置，针对在所述列方向上的读出电路最远端的位置的存储单元起的存储值连续为1的存储单元不设置位线，或者在设置位线的情况下，将该部分的位线与位线延伸的列上的其余的存储单元所对应的位线断开。

【技术特征摘要】
1.一种存储器，包括：由多个存储单元排列而构成的存储阵列；以及多条字线和位线，所述字线和位线依一定顺序排列并在互相交叉的方向上延伸，该存储器的特征在于，在所述多条字线中，在所述字线延伸方向的行上的多个存储单元中存储值为1的存储单元最多的字线位于离读出电路最远端的位置，针对在所述列方向上的读出电路最远端的位置的存储单元起的存储值连续为1的存储单元不设置位线，或者在设置位线的情况下，将该部分的位线与位线延伸的列上的其余的存储单元所对应的位线断开。2.一种存储器，包括：由多个存储单元排列而构成的存储阵列；以及多条字线和位线，所述字线和位线依一定顺序排列并在互相交叉的方向上延伸，该存储器的特征在于，在所述多条字线所延伸的行中，构成使对应于不同的行且对应于相同位线所延伸的列的所述存储单元中存储值连续为1的列最多的多个行集中位于读出电路最远端的位置，且在所述列中存储值为1的存储单元从最远端的位置开始连续，并且针对从所述列方向上的读出电路最远端的位置的存储单元起的存储值连续为1的存储单元不设置位线，或者在设置位线的情况下，将该部分的位线与所述列上的其余的存储单元所对应的位线断开。3.如权利要求1或2所述的存储器，其特征在于，在所述字线延伸的各行上，针对位于最远端的位置的存储单元起的存储值连续为1的存储单元不设置字线，或者在设置字线的情况下，将该部分的字线与该字线延伸的行上的其他的存储单元所对应的字线断开。4.如权利要求1或2所述的存储器，其特征在于，在位于读出电路最远端的位置的行上的存储单元所存储的内容全部为1的情况下，在该行上不设置字线。5.如权利要求1～4的任意一项所述的存储器，其特征在于，在不设置位线或字线的位置处，与该部分字线或位线对应存储单元也不设置。6.如权利要求1～5的任意一项所述的存储器，其特征在于，所述存储器为只读存储器。7.一种存储器的编码布局方法，该存储器包括：由多个存储单元排列而构成的存储阵列；以...

【专利技术属性】
技术研发人员：黄瑞锋，杨昌楷，王建龙，
申请(专利权)人：成都海光集成电路设计有限公司，
类型：发明
国别省市：四川,51