System.ArgumentOutOfRangeException: 索引和长度必须引用该字符串内的位置。 参数名: length 在 System.String.Substring(Int32 startIndex, Int32 length) 在 zhuanliShow.Bind()
【技术实现步骤摘要】
本申请实施例涉及处理器,具体涉及一种处理器、时钟配置方法、处理器系统及电子设备。
技术介绍
1、时钟信号(简称时钟)可用于协调和控制处理器的内部操作和外部操作。例如,处理器可以通过内部时钟发生器产生不同频率的时钟,并提供给处理器的内部功能模块,以使得处理器的内部功能模块能够以正确的时序执行任务;另外,处理器也可以通过内部时钟发生器产生不同频率的时钟,并提供给处理器连接的外部设备(简称外设),以使得处理器能够与外设协同工作。
2、然而,随着外设的接口速率的提升,外设对于时钟的性能要求越来越高,因此如何提供技术方案,以在为处理器的内部功能模块提供时钟的情况下,兼顾满足外设对于时钟的性能要求,成为了本领域技术人员亟需解决的技术问题。
技术实现思路
1、有鉴于此,本申请实施例提供一种处理器、时钟配置方法、处理器系统及电子设备,以在为处理器的内部功能模块提供时钟的情况下,兼顾满足外设对于时钟的性能要求。
2、为实现上述目的,本申请实施例提供如下技术方案。
3、第一方面,本申请实施例提供一种处理器,包括:内部时钟发生器以及时钟模式配置模块;
4、所述时钟模式配置模块,用于:
5、配置所述处理器处于的时钟模式,所述时钟模式分为外部时钟模式和内部时钟模式;
6、以及,在所述处理器处于外部时钟模式时,使用所述处理器连接的外部时钟发生器产生的时钟信号,作为提供给所述处理器的内部功能模块以及所述处理器连接的外设的时钟信号;
< ...【技术保护点】
1.一种处理器,其特征在于,包括:内部时钟发生器以及时钟模式配置模块;
2.根据权利要求1所述的处理器,其特征在于,所述时钟模式配置模块包括:时钟模式设置管脚;所述时钟模式设置管脚与位于所述处理器外部的电平调整器相连接;
3.根据权利要求2所述的处理器,其特征在于,所述电平调整器包括外部电阻;所述外部电阻的一端连接所述时钟模式设置管脚,另一端在电源和地之间选通;其中,所述外部电阻被上拉时,所述外部电阻连通所述时钟模式设置管脚和电源,以向所述时钟模式设置管脚提供第一电平信号;所述外部电阻被下拉时,所述外部电阻连通所述时钟模式设置管脚和地,以向所述时钟模式设置管脚提供第二电平信号。
4.根据权利要求2-3任一项所述的处理器,其特征在于,所述时钟模式配置模块还包括:目标时钟管脚和时钟选择模块;
5.根据权利要求4所述的处理器,其特征在于,所述时钟选择模块包括:输入电路、模拟开关、以及时钟缓冲器;
6.根据权利要求5所述的处理器,其特征在于,所述时钟模式设置管脚在外部时钟模式下,分别向所述输入电路、模拟开关、以及时钟缓冲器发送第
7.根据权利要求6所述的处理器,其特征在于,所述模拟开关包括第一输入端、第二输入端、输出端以及控制端;所述模拟开关的第一输入端与输入电路的输出端相连接,所述模拟开关的第二输入端与时钟输入管脚相连接,所述模拟开关的输出端分别与内部时钟发生器的输入端、以及时钟缓冲器的第一输入端相连接,所述模拟开关的控制端与时钟模式设置管脚相连接;
8.根据权利要求7所述的处理器,其特征在于,所述时钟缓冲器包括第一输入端、第二输入端、多个输出端以及控制端;所述时钟缓冲器的第一输入端与模拟开关的输出端相连接,所述时钟缓冲器的第二输入端与内部时钟发生器的输出端相连接,所述时钟缓冲器的多个输出端中的部分输出端连接时钟输出管脚,另一部分输出端连接内部功能模块,所述时钟缓冲器的控制端与时钟模式设置管脚相连接;
9.根据权利要求5-8任一项所述的处理器,其特征在于,所述目标时钟管脚配置为具有输入时钟信号和输出时钟信号的功能;所述处理器还包括:输出电路;所述输出电路分别与所述目标时钟管脚、时钟模式设置管脚以及时钟缓冲器相连接;
10.根据权利要求9所述的处理器,其特征在于,所述输出电路包括:输入端、输出端和控制端;所述输出电路的输入端与所述时钟缓冲器的输出端相连接,所述输出电路的输出端与所述目标时钟管脚相连接,所述输出电路的控制端与所述时钟模式设置管脚相连接;
11.根据权利要求9所述的处理器,其特征在于,所述目标时钟管脚为双向时钟管脚;所述双向时钟管脚与外部时钟发生器和外设之间通过选通单元相连接,所述选通单元用于基于所述处理器所处的时钟模式,选择连通双向时钟管脚与外部时钟发生器,或者,双向时钟管脚与外设。
12.根据权利要求11所述的处理器,其特征在于,所述选通单元包括选焊电阻;所述选焊电阻包括第一方向的第一电阻和第二方向的第二电阻;所述第一电阻与第二电阻共用焊盘,且所述第一电阻和第二电阻中的其中一个电阻与焊盘相焊接;
13.根据权利要求9所述的处理器,其特征在于,所述输入电路为缓冲器,所述输出电路为缓冲器,所述模拟开关为多路选择器,所述时钟缓冲器为多路选择器。
14.根据权利要求4所述的处理器,其特征在于,所述处理器还包括:数据输出管脚,以及数据输入管脚;所述数据输出管脚,用于将所述内部功能模块的数据信号提供给外设;所述数据输入管脚,用于将所述外设的数据信号提供给所述内部功能模块;
15.一种时钟配置方法,其特征在于,应用于权利要求1-14任一项所述的处理器,所述方法包括:
16.一种处理器系统,其特征在于,包括如权利要求1-14任一项所述的处理器、与所述处理器连接的时钟源、与所述处理器连接的外部时钟发生器、与所述处理器连接的外设。
17.一种电子设备,其特征在于,包括如权利要求1-14任一项所述的处理器,或者,如权利要求16所述的处理器系统。
...【技术特征摘要】
1.一种处理器,其特征在于,包括:内部时钟发生器以及时钟模式配置模块;
2.根据权利要求1所述的处理器,其特征在于,所述时钟模式配置模块包括:时钟模式设置管脚;所述时钟模式设置管脚与位于所述处理器外部的电平调整器相连接;
3.根据权利要求2所述的处理器,其特征在于,所述电平调整器包括外部电阻;所述外部电阻的一端连接所述时钟模式设置管脚,另一端在电源和地之间选通;其中,所述外部电阻被上拉时,所述外部电阻连通所述时钟模式设置管脚和电源,以向所述时钟模式设置管脚提供第一电平信号;所述外部电阻被下拉时,所述外部电阻连通所述时钟模式设置管脚和地,以向所述时钟模式设置管脚提供第二电平信号。
4.根据权利要求2-3任一项所述的处理器,其特征在于,所述时钟模式配置模块还包括:目标时钟管脚和时钟选择模块;
5.根据权利要求4所述的处理器,其特征在于,所述时钟选择模块包括:输入电路、模拟开关、以及时钟缓冲器;
6.根据权利要求5所述的处理器,其特征在于,所述时钟模式设置管脚在外部时钟模式下,分别向所述输入电路、模拟开关、以及时钟缓冲器发送第一控制信号;在内部时钟模式下,分别向所述输入电路、模拟开关、以及时钟缓冲器发送第二控制信号;
7.根据权利要求6所述的处理器,其特征在于,所述模拟开关包括第一输入端、第二输入端、输出端以及控制端;所述模拟开关的第一输入端与输入电路的输出端相连接,所述模拟开关的第二输入端与时钟输入管脚相连接,所述模拟开关的输出端分别与内部时钟发生器的输入端、以及时钟缓冲器的第一输入端相连接,所述模拟开关的控制端与时钟模式设置管脚相连接;
8.根据权利要求7所述的处理器,其特征在于,所述时钟缓冲器包括第一输入端、第二输入端、多个输出端以及控制端;所述时钟缓冲器的第一输入端与模拟开关的输出端相连接,所述时钟缓冲器的第二输入端与内部时钟发生器的输出端相连接,所述时钟缓冲器的多个输出端中的部分输出端连接时钟输出管脚,另一部分输出端连接内部功能模块,所述时钟缓冲器的控制端与时钟模式设置管...
【专利技术属性】
技术研发人员:李书通,史久聪,
申请(专利权)人:成都海光集成电路设计有限公司,
类型:发明
国别省市:
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。