一种面向GPU芯片图形管线单元性能验证方法及平台技术

本发明专利技术涉及计算机硬件验证技术领域，尤其涉及一种面向图形处理单元GPU芯片图形管线单元性能验证方法及平台。本发明专利技术采用的方法是搭建基于SystemC的图形处理单元GPU芯片TLM虚拟原型平台(该虚拟原型验证平台包括主机、ROM、显示器、DDR0、DDR1和GPU)，通过将GPU图形管线单元的TLM事务级端口转化为硬件信号级端口，把图形管线单元的RTL代码嵌入到TLM虚拟原型平台中，对GPU的RTL进行模块级、系统级功能仿真来验证图形管线单元RTL是否满足对应模型的性能指标。可以在FPGA阶段之前，提前验证GPU图形管线单元的性能是否满足要求，加快GPU芯片后续阶段的开发和验证工作。

A GPU-oriented Graphic Pipeline Unit Performance Verification Method and Platform

The invention relates to the technical field of computer hardware verification, in particular to a method and platform for performance verification of graphics pipeline unit of GPU chip oriented graphics processing unit. The method adopted in the invention is to build a TLM virtual prototype platform for graphics processing unit GPU chip based on SystemC (the virtual prototype verification platform includes host, ROM, display, DDR0, DDR1 and GPU). By transforming the TLM transaction level port of GPU graphics pipeline unit into hardware signal level port, RTL code of graphics pipeline unit is embedded in the TLM virtual prototype platform, and RTL of GPU is imported into the TLM virtual prototype platform. Line module level and system level function simulation are used to verify whether the RTL of graphics pipeline unit meets the performance index of corresponding model. The performance of GPU graphics pipeline unit can be verified in advance before the FPGA stage, and the development and verification of GPU chip in the subsequent stage can be accelerated.

【技术实现步骤摘要】
一种面向GPU芯片图形管线单元性能验证方法及平台
本专利技术涉及计算机硬件验证
，尤其涉及一种基于SystemCTLM虚拟原型的GPU性能验证平台。
技术介绍
随着图形化应用的不断增加，早期单靠CPU进行图形绘制的解决方案已经难以满足成绩和技术增长的图形处理需求，图形处理器(GraphicProcessingUnit，GPU)应运而生。从1999年Nvidia发布第一款GPU产品至今，GPU技术的发展主要经历了固定功能流水线阶段、分离染色器架构阶段、统一染色器架构阶段，其图形处理能力不断提升，应用领域也从最初的图形绘制逐步扩展到通用计算领域。GPU流水线高速、并行的特征和灵活的可编程能力，为图形处理和通用并行计算提供了良好的运行平台。对于类似于GPU这样的超大规模集成电路芯片的软/硬件架构、设计，如何完成从传统的规格说明书文档到硬件RTL电路实现的跨越，成为工程实践过程中一个重要的、急待解决的问题。为了缩短从系统架构文档到硬件RTL电路实现之间的巨大鸿沟，必须要在这两个阶段之间采用一种高级建模语言对整个电路系统的功能、架构进行描述，同时又不能陷入硬件电路繁杂的信号时序、门电路之中。事务级模型(TransactionLevelModels，TLM)是比RTL级更高的抽象级别，在此级别可以根据系统的初始功能规范快速建立硬件的可执行规范、快速创建系统模型。通过在其中加入时序细节，可以评估系统的性能、探索系统的结构。SystemC是OSCI(OpenSystemCInitiative)组织制定和维护的一种基于C++的建模平台，它完全是用C++语言编写的，由经过精心设计的C++类库和仿真内核构成，支持门级、RTL级、系统级等各个抽象层次上硬件的建模和仿真，而且是开放源代码的。SystemC支持硬件/软件协同设计，能够描述由硬件和软件组成的复杂系统的结构，支持在C++环境下对硬件、软件和接口的描述。用SystemC可以实现功能模块、通信模块、软件模块和硬件模块在各种系统级层次上的抽象，其引进的端口和信号的数据类型描述、时钟和延时的概念，正是基于要把软硬件的描述统一到一种建模语言的思想。用SystemC可以快速有效地建立软件算法的精确模型、硬件的体系结构、SoC的接口和系统级的设计，并对设计进行仿真、验证和优化(用SystemC建模，其仿真速度一般是用VHDL或Verilog建模的10～100倍)。SystemC最基本的结构单元是模块(module)，模块可以包含其他模块或过程(process)和方法(method)，过程如同C语言中的函数用以实现某一行为。模块通过接口(port)与其他模块通信，接口之间用信号(Signal)相连。一个完整的系统由多个模块组成，每个模块包含一个或多个过程和方法，过程是平行工作的，它们之间通过信号来通信。时钟Clock是一种特殊的信号在仿真时用以控制时序及使过程同步。基于SystemC的设计方法支持设计者在不同层次上建模，减小了代码量和工作量，提供了更高的工作效率，SystemC与传统的方法相比可以更为高效快速地进行仿真。
技术实现思路
基于
技术介绍
中存在的问题，本专利技术提供的一种基于SystemCTLM虚拟原型的GPU性能验证平台，能够借助GPU的TLM虚拟原型平台，采用仿真的手段证明GPU的RTL是否满足对应模型的性能指标，可以在FPGA阶段之前，提前验证GPU各个模块的性能是否满足要求，加快GPU芯片后续阶段的开发和验证工作，减少项目后期迭代的代价。第一方面，本专利技术提供一种面向图形处理单元GPU芯片图形管线单元性能验证方法，所述方法包括：采用SystemC语言和事务级建模TLM方法，对图形处理单元GPU芯片的功能进行建模，以便搭建GPU芯片图形管线单元的性能验证平台。可选的，所述方法应用与GPU芯片图形管线单元的性能验证平台，所述性能验证平台包括，主机接口单元(1)、图形管线单元端口转换(2)、图形管线TLM单元(2-1)、图形管线RTL单元(2-2)、帧缓冲cache单元(3)、纹理cache单元(4)、显示控制单元(5)、AXI总线交叉开关(6)、第一DDR控制器(7)和第二DDR控制器(8)，所述方法还包括：所述主机接口单元(1)接收主机发送的OpenGL函数命令，通过对所述OpenGL函数命令进行解析获得图形命令，将所述图形命令发送至所述图形管线单元(2)；所述图形管线单元端口转换(2)根据所述外部的TLM端口输入，将其转换为图形管线RTL单元(2-2)的硬件信号端口输入，并将图形管线RTL单元(2-2)的硬件信号端口输出转换为TLM端口输出；所述图形管线TLM单元(2-1)根据所述图形命令对图形数据进行计算，并将需要在屏幕上显示的图形数据发送至所述AXI总线交叉开关(6)；所述图形管线RTL单元(2-2)根据所述图形命令对图形数据进行计算，并将需要在屏幕上显示的图形数据发送至所述AXI总线交叉开关(6)；所述AXI总线交叉开关(6)将来自所述显示控制单元(5)、所述主机接口单元(1)和所述图形管线单元(2)的AXI总线访问，转化为对所述第一DDR控制器(7)、所述第二DDR控制器(8)的寄存器配置和数据通道访问；所述显示控制单元(5)通过访问所述AXI总线交叉开关(6)，获取屏幕待显示的数据，并对所述数据进行显示；所述第一DDR控制器(7)和第二DDR控制器(8)将来自所述AXI总线交叉开关(6)的所述寄存器配置和数据通道访问，转化为DDR存储器的接口读写访问；所述帧缓冲cache单元(3)内部存储着访问GPU外部DDR0和DDR1的帧缓冲区数据镜像；所述纹理cache单元(4)内部存储着访问GPU外部DDR0和DDR1的纹理缓冲区数据镜像。可选的，所述方法还包括：在所述平台中依次例化图形管线TLM单元(2-1)和图形管线RTL单元(2-2)并分两次运行仿真场景；在两次仿真结果一致的前提下，比较图形管线RTL单元(2-2)实际的仿真延迟是否小于或等于图形管线TLM单元(2-1)的仿真性能指标，来判定图形管线RTL单元(2-2)的硬件性能是否满足设计要求。第二方面，本专利技术提供一种面向图形处理单元GPU芯片图形管线单元的性能验证平台，其特征在于：所述性能验证平台包括主机接口单元(1)、图形管线单元端口转换(2)、图形管线TLM单元(2-1)、图形管线RTL单元(2-2)、帧缓冲cache单元(3)、纹理cache单元(4)、显示控制单元(5)、AXI总线交叉开关(6)、第一DDR控制器(7)和第二DDR控制器(8)。可选的，所述主机接口单元(1)包括了host2PcieCfgExport端口，该端口与Host的host2PcieCfgPort端口进行相连，端口之间通过PcieCfgIf接口进行通信；所述主机接口单元(1)包括了pcie2HostMemPort端口，该端口与Host的pcie2HostMemExport端口进行相连，端口之间通过Pcie2HostIf接口进行通信；所述主机接口单元(1)包括了cmd2RomPort端口，该端口与ROM的cmd2RomExport端口进行相连，端口之间通过RomReadIf接口进行通信；所述主机接口单元(1)包括了cm本文档来自技高网...

【技术保护点】
1.一种面向图形处理单元GPU芯片图形管线单元性能验证方法，其特征在于，所述方法包括：采用SystemC语言和事务级建模TLM方法，对图形处理单元GPU芯片的功能进行建模，以便搭建GPU芯片图形管线单元的性能验证平台。

【技术特征摘要】
1.一种面向图形处理单元GPU芯片图形管线单元性能验证方法，其特征在于，所述方法包括：采用SystemC语言和事务级建模TLM方法，对图形处理单元GPU芯片的功能进行建模，以便搭建GPU芯片图形管线单元的性能验证平台。2.根据权利要求1所述的方法，其特征在于，所述方法应用与GPU芯片图形管线单元的性能验证平台，所述性能验证平台包括，主机接口单元(1)、图形管线单元端口转换(2)、图形管线TLM单元(2-1)、图形管线RTL单元(2-2)、帧缓冲cache单元(3)、纹理cache单元(4)、显示控制单元(5)、AXI总线交叉开关(6)、第一DDR控制器(7)和第二DDR控制器(8)，所述方法还包括：所述主机接口单元(1)接收主机发送的OpenGL函数命令，通过对所述OpenGL函数命令进行解析获得图形命令，将所述图形命令发送至所述图形管线单元(2)；所述图形管线单元端口转换(2)根据所述外部的TLM端口输入，将其转换为图形管线RTL单元(2-2)的硬件信号端口输入，并将图形管线RTL单元(2-2)的硬件信号端口输出转换为TLM端口输出；所述图形管线TLM单元(2-1)根据所述图形命令对图形数据进行计算，并将需要在屏幕上显示的图形数据发送至所述AXI总线交叉开关(6)；所述图形管线RTL单元(2-2)根据所述图形命令对图形数据进行计算，并将需要在屏幕上显示的图形数据发送至所述AXI总线交叉开关(6)；所述AXI总线交叉开关(6)将来自所述显示控制单元(5)、所述主机接口单元(1)和所述图形管线单元(2)的AXI总线访问，转化为对所述第一DDR控制器(7)、所述第二DDR控制器(8)的寄存器配置和数据通道访问；所述显示控制单元(5)通过访问所述AXI总线交叉开关(6)，获取屏幕待显示的数据，并对所述数据进行显示；所述第一DDR控制器(7)和第二DDR控制器(8)将来自所述AXI总线交叉开关(6)的所述寄存器配置和数据通道访问，转化为DDR存储器的接口读写访问；所述帧缓冲cache单元(3)内部存储着访问GPU外部DDR0和DDR1的帧缓冲区数据镜像；所述纹理cache单元(4)内部存储着访问GPU外部DDR0和DDR1的纹理缓冲区数据镜像。3.根据权利要求1所述的方法，其特征在于，所述方法还包括：在所述平台中依次例化图形管线TLM单元(2-1)和图形管线RTL单元(2-2)并分两次运行仿真场景；在两次仿真结果一致的前提下，比较图形管线RTL单元(2-2)实际的仿真延迟是否小于或等于图形管线TLM单元(2-1)的仿真性能指标，来判定图形管线RTL单元(2-2)的硬件性能是否满足设计要求。4.一种面向图形处理单元GPU芯片图形管线单元的性能验证平台，其特征在于：所述性能验证平台包括主机接口单元(1)、图形管线单元端口转换(2)、图形管线TLM单元(2-1)、图形管线RTL单元(2-2)、帧缓冲cache单元(3)、纹理cache单元(4)、显示控制单元(5)、AXI总线交叉开关(6)、第一DDR控制器(7)和第二DDR控制器(8)。5.根据权利要求4所述的性能验证平台，其特征在于：所述主机接口单元(1)包括了host2PcieCfgExport端口，该端口与Host的host2PcieCfgPort端口进行相连，端口之间通过PcieCfgIf接口进行通信；所述主机接口单元(1)包括了pcie2HostMemPort端口，该端口与Host的pcie2HostMemExport端口进行相连，端口之间通过Pcie2HostIf接口进行通信；所述主机接口单元(1)包括了cmd2RomPort端口，该端口与ROM的cmd2RomExport端口进行相连，端口之间通过RomReadIf接口进行通信；所述主机接口单元(1)包括了cmd2SguGraphPort端口，该端口与所述图形管线单元端口转换(2)的cmd2SguGraphExport端口进行相连，端口之间通过Cmd2SguGraphIf接口进行通信；所述主机接口单元(1)包括了rou2PcieIntExport端口、spmu2Pci...

【专利技术属性】
技术研发人员：吴晓成，姜丽云，陈佳，张少锋，楼晓强，任向隆，
申请(专利权)人：中国航空工业集团公司西安航空计算技术研究所，
类型：发明
国别省市：陕西,61