一种面向GPU芯片硬件架构的建模方法及视图系统技术方案

本发明专利技术实施例提供了一种面向图形处理单元GPU芯片架构顶层硬件的建模方法及视图系统。所述建模方法包括，根据统一建模语言UML和事务级建模TLM方法，对所述GPU芯片的硬件架构顶层进行事务级建模。所述视图系统包括：主机接口单元、图形管线单元、帧缓冲cache单元、纹理cache单元、显示控制单元、AXI总线交叉开关、第一DDR控制器和第二DDR控制器。

A Modeling Method and View System for GPU Chip Hardware Architecture

The embodiment of the present invention provides a modeling method and a view system for the top hardware of the GPU chip architecture of a graphics processing unit. According to UML and TLM method of transaction level modeling, the transaction level modeling of the top layer of the hardware architecture of the GPU chip is carried out. The view system includes a host interface unit, a graphics pipeline unit, a frame buffer cache unit, a texture cache unit, a display control unit, an AXI bus crossover switch, a first DDR controller and a second DDR controller.

【技术实现步骤摘要】
一种面向GPU芯片硬件架构的建模方法及视图系统
本专利技术涉及计算机硬件建模
，尤其涉及一种面向GPU芯片硬件架构的建模方法及视图系统。
技术介绍
随着图形化应用的不断增加，早期单靠中央处理单元(CentralProcessingUnit，CPU)进行图形绘制的解决方案已经难以满足成绩和技术增长的图形处理需求，图形处理器(GraphicProcessingUnit，GPU)应运而生。从1999年Nvidia发布第一款GPU产品至今，GPU技术的发展主要经历了固定功能流水线阶段、分离染色器架构阶段、统一染色器架构阶段，其图形处理能力不断提升，应用领域也从最初的图形绘制逐步扩展到通用计算领域。GPU流水线高速、并行的特征和灵活的可编程能力，为图形处理和通用并行计算提供了良好的运行平台。对于类似于GPU这样的超大规模集成电路芯片的软/硬件架构、设计，如何完成从传统的规格说明书文档到硬件RTL电路实现的跨越，成为工程实践过程中一个重要的、急待解决的问题。
技术实现思路
基于
技术介绍
中存在的问题，本专利技术提供的一种基于UML的面向GPU芯片架构顶层硬件的视图系统，能够解决在集成电路系统架构阶段快速描述功能、结构的问题。第一方面，本专利技术提供了一种面向图形处理单元GPU芯片硬件架构的建模方法，根据统一建模语言UML和事务级建模TLM方法，对GPU芯片的硬件架构顶层进行事务级建模。可选的,方法应用于面向GPU芯片硬件架构的视图系统，视图系统包括，主机接口单元1、图形管线单元2、帧缓冲cache单元3、纹理cache单元4、显示控制单元5、AXI总线交叉开关6、第一DDR控制器7和第二DDR控制器8，方法还包括：主机接口单元1接收主机发送的OpenGL函数命令，通过对OpenGL函数命令进行解析获得图形命令，将图形命令发送至图形管线单元2；图形管线单元2根据图形命令对图形数据进行计算，并将需要在屏幕上显示的图形数据发送至AXI总线交叉开关6；AXI总线交叉开关6将来自显示控制单元5、主机接口单元1和图形管线单元2的AXI总线访问，转化为对第一DDR控制器7、第二DDR控制器8的寄存器配置和数据通道访问；显示控制单元5通过访问AXI总线交叉开关6，获取屏幕待显示的数据，并对数据进行显示；第一DDR控制器7和第二DDR控制器8将来自AXI总线交叉开关6的寄存器配置和数据通道访问，转化为DDR存储器的接口读写访问。可选的，图形命令至少包括：图形绘制命令、图形功能命令和图形寄存器资源访问命令。第二方面，本专利技术提供了一种面向GPU芯片硬件架构的视图系统包括，主机接口单元1、图形管线单元2、帧缓冲cache单元3、纹理cache单元4、显示控制单元5、AXI总线交叉开关6、第一DDR控制器7和第二DDR控制器8；主机接口单元1，用于解析主机发送的OpenGL函数命令，获得图形命令，并将图形命令发送至图形管线单元2；图形管线单元2，用于根据图形命令对图形数据进行计算，并将需要在屏幕上显示的图形数据发送至AXI总线交叉开关6；AXI总线交叉开关6，用于将来自显示控制单元5、主机接口单元1和图形管线单元2的AXI总线访问，转化为对第一DDR控制器7、第二DDR控制器8的寄存器配置和数据通道访问；显示控制单元5，用于通过访问AXI总线交叉开关6获取屏幕待显示的数据，并对数据进行显示；第一DDR控制器7和第二DDR控制器8，用于将来自AXI总线的寄存器配置和数据通道访问，转化为DDR存储器的接口读写访问；帧缓冲cache单元3，用于存储DDR0内部帧缓冲区数据的镜像；纹理cache单元4，用于存储DDR0内部纹理缓冲区数据的镜像。可选的，主机接口单元1包括了host2PcieCfgExport端口，该端口与Host的host2PcieCfgPort端口进行相连，端口之间通过PcieCfgIf接口进行通信；主机接口单元1包括了pcie2HostMemPort端口，该端口与Host的pcie2HostMemExport端口进行相连，端口之间通过Pcie2HostIf接口进行通信；主机接口单元1包括了cmd2RomPort端口，该端口与ROM的cmd2RomExport端口进行相连，端口之间通过RomReadIf接口进行通信；主机接口单元1包括了cmd2SguGraphPort端口，该端口与图形管线单元2的cmd2SguGraphExport端口进行相连，端口之间通过Cmd2SguGraphIf接口进行通信；主机接口单元1包括了rou2PcieIntExport端口、spmu2PcieIntExport端口、jsu2PcieIntExport端口、geu2PcieIntExport端口，分别依次与图形管线单元2的rou2PcieIntPort端口、spmu2PcieIntPort端口、jsu2PcieIntPort端口、geu2PcieIntPort端口进行相连，上述端口之间通过PcieBackendIntIf接口进行通信；主机接口单元1包括了archRegPort端口，该端口与图形管线单元2的archRegExport端口进行相连，端口之间通过PcieBackendRegIf接口进行通信；主机接口单元1包括了dma2AxiPort端口、cmd2AxiPort端口、cmdIcache2AxiPort端口、cmdDcache2AxiPort端口，上述端口分别依次与AXI总线交叉开关6的dma2AxiExport端口、cmd2AxiExport端口、cmdIcache2AxiExport端口、cmdDcache2AxiExport端口进行相连，端口之间通过AxiMasterIf接口进行通信；主机接口单元1包括了dcArchRegPort端口，该端口与显示控制单元5的dcArchRegExport端口进行相连，端口之间通过PcieBackendRegIf接口进行通信。可选的，图形管线单元2包括了usa2AxiPort端口，该端口与AXI总线交叉开关6的usa2AxiExport端口相连，端口之间通过AxiMasterIf接口进行通信；图形管线单元2包括了frameCachePort端口，该端口与帧缓冲cache单元3的frameCacheExport端口相连，端口之间通过FrameCacheIf接口进行通信；图形管线单元2包括了texCachePort端口，该端口与纹理缓冲cache单元的texCacheExport端口相连，端口之间通过TextureCacheIf接口进行通信。可选的，显示控制单元5包括了dc2AxiPort端口，该端口与AXI总线交叉开关6的dc2AxiExport端口相连，端口之间通过AxiMasterIf接口进行通信；显示控制单元5包括了displayPort端口，该端口与Display的displayExport端口相连，端口之间通过DisplayIf接口进行通信。可选的，帧缓冲cache单元3包括了pCache2AxiPort端口，该端口与AXI总线交叉开关6的pCache2AxiExport端口进行相连，上述端口之间通过AxiMasterIf接口进行通信。可选的，纹理缓冲cache单元包括了tCache2AxiP本文档来自技高网...

【技术保护点】
1.一种面向图形处理单元GPU芯片硬件架构的建模方法，其特征在于：根据统一建模语言UML和事务级建模TLM方法，对所述GPU芯片的硬件架构顶层进行事务级建模。

【技术特征摘要】
1.一种面向图形处理单元GPU芯片硬件架构的建模方法，其特征在于：根据统一建模语言UML和事务级建模TLM方法，对所述GPU芯片的硬件架构顶层进行事务级建模。2.根据权利要求1所述的方法，其特征在于,所述方法应用于面向GPU芯片硬件架构的视图系统，所述视图系统包括，主机接口单元(1)、图形管线单元(2)、帧缓冲cache单元(3)、纹理cache单元(4)、显示控制单元(5)、AXI总线交叉开关(6)、第一DDR控制器(7)和第二DDR控制器(8)，所述方法还包括：所述主机接口单元(1)接收主机发送的OpenGL函数命令，通过对所述OpenGL函数命令进行解析获得图形命令，将所述图形命令发送至所述图形管线单元(2)；所述图形管线单元(2)根据所述图形命令对图形数据进行计算，并将需要在屏幕上显示的图形数据发送至所述AXI总线交叉开关(6)；所述AXI总线交叉开关(6)将来自所述显示控制单元(5)、所述主机接口单元(1)和所述图形管线单元(2)的AXI总线访问，转化为对所述第一DDR控制器(7)、所述第二DDR控制器(8)的寄存器配置和数据通道访问；所述显示控制单元(5)通过访问所述AXI总线交叉开关(6)，获取屏幕待显示的数据，并对所述数据进行显示；所述第一DDR控制器(7)和第二DDR控制器(8)将来自所述AXI总线交叉开关(6)的所述寄存器配置和数据通道访问，转化为DDR存储器的接口读写访问。3.根据权利要求2所述的方法，其特征在于,所述图形命令至少包括：图形绘制命令、图形功能命令和图形寄存器资源访问命令。4.一种面向GPU芯片硬件架构的视图系统，其特征在于：所述视图系统包括，主机接口单元(1)、图形管线单元(2)、帧缓冲cache单元(3)、纹理cache单元(4)、显示控制单元(5)、AXI总线交叉开关(6)、第一DDR控制器(7)和第二DDR控制器(8)；所述主机接口单元(1)，用于解析主机发送的OpenGL函数命令，获得图形命令，并将所述图形命令发送至所述图形管线单元(2)；所述图形管线单元(2)，用于根据所述图形命令对图形数据进行计算，并将需要在屏幕上显示的图形数据发送至所述AXI总线交叉开关(6)；所述AXI总线交叉开关(6)，用于将来自所述显示控制单元(5)、所述主机接口单元(1)和所述图形管线单元(2)的AXI总线访问，转化为对所述第一DDR控制器(7)、所述第二DDR控制器(8)的寄存器配置和数据通道访问；所述显示控制单元(5)，用于通过访问所述AXI总线交叉开关(6)获取屏幕待显示的数据，并对所述数据进行显示；所述第一DDR控制器(7)和所述第二DDR控制器(8)，用于将来自AXI总线的寄存器配置和数据通道访问，转化为DDR存储器的接口读写访问；所述帧缓冲cache单元(3)，用于存储所述DDR0内部帧缓冲区数据的镜像；所述纹理cache单元(4)，用于存储DDR0内部纹理缓冲区数据的镜像。5.根据权利要求4所述的视图系统，其特征在于：所述主机接口单元(1)包括了host2PcieCfgExport端口，该端口与Host的host2PcieCfgPort端口进行相连，端口之间通过PcieCfgIf接口进行通信；所述主机接口单元(1)包括了pcie2HostMemPort端口，该端口与Host的pcie2HostMemExport端口进行相连，端口之间通过Pcie2HostIf接口进行通信；所述主机接口单元(1)包括了cmd2RomPort端口，该端口与ROM的cmd2RomExport端口进行相连，端口之间通过RomReadIf接口进行通信；所述主机接口单元(1)包括了cmd2SguGraphPort端口，该端口与所述图形管线单元(2)的cmd2SguGraphE...

【专利技术属性】
技术研发人员：吴晓成，张骏，姜丽云，陈佳，张少锋，楼晓强，
申请(专利权)人：中国航空工业集团公司西安航空计算技术研究所，
类型：发明
国别省市：陕西,61