一种自适应宽带锁相环电路制造技术

本发明专利技术涉及一种自适应宽带锁相环电路，包括自适应驱动器、第一电压‑电流转换器、电荷泵、环路滤波器、自适应驱动器，将锁相环输出时钟与参考时钟的相位差累积，得到粗调控制电压，并将粗调控制电压输出至第一电压‑电流转换器；第一电压‑电流转换器，将粗调控制电压转换成粗调控制电流；电荷泵，采用粗调控制电流的镜像电流作为电流源，根据输出时钟相比输入参考时钟的超前相位差信号“UP”和滞后相位差信号“DOWN”，把电荷泵入到环路滤波器或者将电荷从环路滤波器泵出，输出压控振荡器的控制电压信号VCTRL。本发明专利技术锁相环电路拓宽了锁相环的输出频率范围，缩短了捕获时间，可应用于高速模数转换器的时钟电路和高速串行接口电路。

【技术实现步骤摘要】
一种自适应宽带锁相环电路
本专利技术涉及一种自适应宽带锁相环电路，属于集成电路
，主要用来产生高速宽带的稳定时钟，该电路通过自适应驱动模块调整环路带宽，缩短锁定时间，为高速串行接口提供时钟，保证高速数据的准确发送。
技术介绍
锁相环电路的意义在于它可以根据一个参考时钟信号灵活的给出多种频率的时钟信号。尽管在某些应用中可以采用晶振电路产生频率信号，但它调节频率的不灵活、输出高频信号时的高成本以及芯片接口的速度都限制它在集成电路中的应用。锁相环电路通过调节分频器的分频比就可以给出多个频率的倍频信号，成为大多数集成电路系统中不可或缺的一部份。锁相环电路常作为抖动滤波器或频率综合器，广泛用于高速数据处理电路。随着处理速度的提高以及应用灵活性的增加，对锁相环也提出了更严苛的要求，如低电压、宽频率、低功耗和低噪声等。目前大多数系统的应用中多采用电荷泵结构的锁相环。传统的电荷泵锁相环，各个模块的参数是固定的，它只能在很窄的工作范围内输出高性能的频率信号，比如很窄的输入、输出频率范围和分频范围，拓展范围通常是以牺牲输出信号抖动性能为代价的。固定带宽锁相环是有缺陷的，比如选择较低的带宽，会造成较长的获取时间或较大的芯片面积；锁相环工作条件改变时，固定带宽值使锁相环不能抑制更多的噪声干扰；固定的锁相环参数容易受到工艺、电源电压和温度变化的影响，使得锁相环最终参数与设计值偏差较大；此外，固定带宽的锁相环，电路成本较高。
技术实现思路
本专利技术的技术解决的问题是：克服现有技术的不足，提出一种自适应宽带锁相环技术，采用可配置环形振荡器锁相环，通过自适应驱动电路自动调整环路带宽，缩短锁定时间。本专利技术的技术解决方案是：一种自适应宽带锁相环电路，该锁相环电路包括鉴频鉴相器、自适应驱动器、第一电压-电流转换器、电荷泵、环路滤波器、压控振荡器，其中：自适应驱动器，根据鉴频鉴相器输出的滞后相位差信号和超前相位差信号，将锁相环输出时钟与参考时钟的相位差累积，得到粗调控制电压，并将粗调控制电压输出至第一电压-电流转换器；第一电压-电流转换器，将粗调控制电压转换成粗调控制电流；电荷泵，采用粗调控制电流的镜像电流作为电流源，根据超前相位差信号“UP”和滞后相位差信号“DOWN”，把电荷泵入到环路滤波器或者将电荷从环路滤波器泵出，输出压控振荡器的控制电压信号VCTRL；压控振荡器，在控制电压信号VCTRL的控制下输出时钟信号，同时将该时钟信号作为锁相环的输出时钟反馈至鉴频鉴相器输入端。所述压控振荡器包括第二电压-电流转换器和环形振荡器；第二电压-电流转换器，将环路滤波器输出的控制电压信号VCTRL转换为控制电流信号ICTRL输出至环形振荡器；环形振荡器，在控制电流信号ICTRL的控制下输出时钟信号，同时将该时钟信号作为锁相环的输出时钟值反馈至鉴频鉴相器输入端。自适应驱动器还将粗调控制电压输出至第二电压-电流转换器，第二电压-电流转换器将粗调控制电压转换为粗调控制电流，同时将粗调控制电压和环路滤波器输出的控制电压信号VCTRL作为共源共栅电流源的栅压信号产生微调控制电流，再将粗调控制电流与微调控制电流叠加，将叠加之后的控制电流ICTRL输出至环形振荡器。所述自适应宽带锁相环电路还包括分频器，分频器对外部输入的参考时钟和锁相环的输出时钟分别进行分频处理，将分频后的输出时钟CLK1和分频后的参考时钟CLK2发送至鉴频鉴相器，分频后的输出时钟和参考时钟具有相同的频率；鉴频鉴相器,检测分频后的输出时钟CLK1和分频后的参考时钟CLK2之间的相位差，并输出表示分频后的输出时钟滞后于分频后的参考时钟的滞后相位差信号“DOWN”和表示分频后的输出时钟超前于分频后的参考时钟的超前相位差信号“UP”。；压控振荡器，在控制电压信号的控制下输出时钟信号，同时将该时钟信号作为锁相环的输出时钟反馈至分频器的输入端。所述分频器采用不同的分频系数对外部输入的参考时钟和锁相环的输出时钟分别进行分频处理，所述分频系数可通过外部控制信号设置。所述自适应驱动器包括N个驱动单元、电流源I_1、电流源I_2、PMOS管M_1、NMOS管M_2，其中：第n个驱动单元，包括PMOS管M[n]_0、M[n]_1、M[n]_2、NMOS管M[n]_3、M[n]_4、M[n]_5、电容C[n]、反相器N[n]；PMOS管M[n]_0、M[n]_1的源极连接电源、PMOS管M[n]_0的漏极连接PMOS管M[n]_1的漏极和PMOS管M[n]_2的源极，PMOS管M[n]_2的漏极作为第n个驱动单元的电压输出端OUT[n]，连接NMOS管M[n]_3的漏极和反相器N[n]的输入端，同时通过电容C[n]接地，NMOS管M[n]_3的源极连接NMOS管M[n]_4的漏极和NMOS管M[n]_5的漏极，NMOS管M[n]_4、M[n]_5的源级接地。反相器N[n]的输出端连接第n+1个驱动单元PMOS管M[n+1]_1和NMOS管M[n+1]_3的栅极和第n-1个驱动单元的PMOS管M[n-1]_2和NMOS管M[n-1]_4的栅极，n＝1～N-2。第N-1个驱动单元包括PMOS管M[N-1]_0、M[N-1]_1、M[N-1]_2、NMOS管M[N-1]_3、M[N-1]_4、M[N-1]_5、电容C[N-1]、反相器N[N-1]；PMOS管M[N-1]_0的源极和M[N-1]_1的源极连接电源、PMOS管M[N-1]_0的漏极连接PMOS管M[N-1]_1的漏极，PMOS管M[N-1]_1的漏极连接PMOS管M[N-1]_2的源极，PMOS管M[N-1]_2的漏极作为第N-1个驱动单元的电压输出端OUT[N-1]，连接NMOS管M[N-1]_3的漏极和反相器N[N-1]的输入端，同时通过电容C[N-1]接地，反相器N[N-1]的输出端连接第N-2个驱动单元的PMOS管M[N-2]_2和NMOS管M[N-2]_4的栅极，NMOS管M[N-1]_3的源极连接NMOS管M[N-1]_4的漏极和NMOS管M[N-1]_5的漏极，NMOS管M[N-1]_4、M[N-1]_5的源级接地。PMOS管M[N-1]_2和NMOS管M[N-1]_4的栅极接地。第0个驱动单元，包括PMOS管M[0]_0、M[0]_1、M[0]_2、NMOS管M[0]_3、M[0]_4、M[0]_5、电容C[0]、反相器N[0]；PMOS管M[0]_0、M[n]_1的源极连接电源、PMOS管M[0]_0的漏极连接PMOS管M[0]_1的漏极和PMOS管M[0]_2的源极，PMOS管M[0]_2的漏极作为第0个驱动单元的电压输出端OUT[0]，连接NMOS管M[0]_3的漏极和反相器N[0]的输入端，同时通过电容C[0]接地，NMOS管M[0]_3的源极连接NMOS管M[0]_4的漏极和NMOS管M[0]_5的漏极，反相器N[0]的输出端连接第1个驱动单元PMOS管M[1]_1和NMOS管M[1]_3的栅极，NMOS管M[0]_4、M[0]_5的源级接地，PMOS管M[0]_1和NMOS管M[0]_3栅极接电源。PMOS管M_1的源级连接电源，漏极连接电流源I_1的一端，电流源I_1的另一端接地，栅极连接PMOS管M[0]_0～M[N-本文档来自技高网...

【技术保护点】
1.一种自适应宽带锁相环电路，其特征在于：包括鉴频鉴相器(102)、自适应驱动器(103)、第一电压‑电流转换器(104)、电荷泵(105)、环路滤波器(108)、压控振荡器，其中：自适应驱动器(103)，根据鉴频鉴相器(102)输出的滞后相位差信号和超前相位差信号，将锁相环输出时钟与参考时钟的相位差累积，得到粗调控制电压，并将粗调控制电压输出至第一电压‑电流转换器(104)；第一电压‑电流转换器(104)，将粗调控制电压转换成粗调控制电流；电荷泵，采用粗调控制电流的镜像电流作为电流源，根据超前相位差信号“UP”和滞后相位差信号“DOWN”，把电荷泵入到环路滤波器或者将电荷从环路滤波器泵出，输出压控振荡器的控制电压信号VCTRL；压控振荡器，在控制电压信号VCTRL的控制下输出时钟信号，同时将该时钟信号作为锁相环的输出时钟反馈至鉴频鉴相器(102)输入端。

【技术特征摘要】
1.一种自适应宽带锁相环电路，其特征在于：包括鉴频鉴相器(102)、自适应驱动器(103)、第一电压-电流转换器(104)、电荷泵(105)、环路滤波器(108)、压控振荡器，其中：自适应驱动器(103)，根据鉴频鉴相器(102)输出的滞后相位差信号和超前相位差信号，将锁相环输出时钟与参考时钟的相位差累积，得到粗调控制电压，并将粗调控制电压输出至第一电压-电流转换器(104)；第一电压-电流转换器(104)，将粗调控制电压转换成粗调控制电流；电荷泵，采用粗调控制电流的镜像电流作为电流源，根据超前相位差信号“UP”和滞后相位差信号“DOWN”，把电荷泵入到环路滤波器或者将电荷从环路滤波器泵出，输出压控振荡器的控制电压信号VCTRL；压控振荡器，在控制电压信号VCTRL的控制下输出时钟信号，同时将该时钟信号作为锁相环的输出时钟反馈至鉴频鉴相器(102)输入端。2.根据权利要求1所述的一种自适应宽带锁相环电路，其特征在于：所述压控振荡器包括第二电压-电流转换器(106)和环形振荡器(107)；第二电压-电流转换器(106)，将环路滤波器输出的控制电压信号VCTRL转换为控制电流信号ICTRL输出至环形振荡器；环形振荡器，在控制电流信号ICTRL的控制下输出时钟信号，同时将该时钟信号作为锁相环的输出时钟值反馈至鉴频鉴相器(102)输入端。3.根据权利要求2所述的一种自适应宽带锁相环电路，其特征在于：自适应驱动器(103)还将粗调控制电压输出至第二电压-电流转换器(106)，第二电压-电流转换器(106)将粗调控制电压转换为粗调控制电流，同时将粗调控制电压和环路滤波器输出的控制电压信号VCTRL作为共源共栅电流源的栅压信号产生微调控制电流，再将粗调控制电流与微调控制电流叠加，将叠加之后的控制电流ICTRL输出至环形振荡器。4.根据权利要求2所述的一种自适应宽带锁相环电路，其特征在于：还包括分频器，分频器对外部输入的参考时钟和锁相环的输出时钟分别进行分频处理，将分频后的输出时钟CLK1和分频后的参考时钟CLK2发送至鉴频鉴相器(102)，分频后的输出时钟和参考时钟具有相同的频率；鉴频鉴相器(102),检测分频后的输出时钟CLK1和分频后的参考时钟CLK2之间的相位差，并输出表示分频后的输出时钟滞后于分频后的参考时钟的滞后相位差信号“DOWN”和表示分频后的输出时钟超前于分频后的参考时钟的超前相位差信号“UP”。；压控振荡器，在控制电压信号的控制下输出时钟信号，同时将该时钟信号作为锁相环的输出时钟反馈至分频器的输入端。5.根据权利要求4所述的一种自适应宽带锁相环电路，其特征在于：所述分频器采用不同的分频系数对外部输入的参考时钟和锁相环的输出时钟分别进行分频处理，所述分频系数可通过外部控制信号设置。6.根据权利要求1所述的一种自适应宽带锁相环电路，其特征在于：所述自适应驱动器(103)包括N个驱动单元、电流源I_1、电流源I_2、PMOS管M_1、NMOS管M_2，其中：第n个驱动单元，包括PMOS管M[n]_0、M[n]_1、M[n]_2、NMOS管M[n]_3、M[n]_4、M[n]_5、电容C[n]、反相器N[n]；PMOS管M[n]_0、M[n]_1的源极连接电源、PMOS管M[n]_0的漏极连接PMOS管M[n]_1的漏极和PMOS管M[n]_2的源极，PMOS管M[n]_2的漏极作为第n个驱动单元的电压输出端OUT[n]，连接NMOS管M[n]_3的漏极和反相器N[n]的输入端，同时通过电容C[n]接地，NMOS管M[n]_3的源极连接NMOS管M[n]_4的漏极和NMOS管M[n]_5的漏极，NMOS管M[n]_4、M[n]_5的源级接地。反相器N[n]的输出端连接第n+1个驱动单元PMOS管M[n+1]_1和NMOS管M[n+1]_3的栅极和第n-1个驱动单元的PMOS管M[n-1]_2和NMOS管M[n-1]_4的栅极，n＝1～N-2。第N-1个驱动单元包括PMOS管M[N-1]_0、M[N-1]_1、M[N-1]_2、NMOS管M[N-1]_3、M[N-1]_4、M[N-1]_5、电容C[N-1]、反相器N[N-1]；PMOS管M[N-1]_0的源极和M[N-1]_1的源极连接电源、PMOS管M[N-1]_0的漏极连接PMOS管M[N-1]_1的漏极，PMOS管M[N-1]_1的漏极连接PMOS管M[N-1]_2的源极，PMOS管M[N-1]_2的漏极作为第N-1个驱动单元的电压输出端OUT[N-1]，连接NMOS管M[N-1]_3的漏极和反相器N[N-...

【专利技术属性】
技术研发人员：崔伟，张铁良，杨松，王宗民，薛培帆，
申请(专利权)人：北京时代民芯科技有限公司，北京微电子技术研究所，
类型：发明
国别省市：北京,11