驱控一体伺服实现方法和系统技术方案

本发明专利技术实施例涉及电力电子技术领域，公开了一种驱控一体伺服实现方法和系统。本发明专利技术的驱控一体伺服实现系统包括上位机界面和可扩展驱控一体化模块；可扩展驱控一体化模块包括控制模块和可扩展驱动模组，其中控制模块包括逻辑控制和电机驱动，可扩展驱动模组包括可扩展的多个驱动模块，且每个驱动模块具有FPGA硬件电流环；上位机界面将用户逻辑控制程序编译并传输到逻辑控制CPU，逻辑控制CPU根据指令计算出逻辑数据发送给电机驱动，电机驱动通过可扩展驱动模组中的驱动模块来控制对应伺服电机。本发明专利技术的不仅能够有效的降低驱控一体伺服整体的体积和应用成本，并且能够满足伺服电机轴数可扩展的需求。

【技术实现步骤摘要】
驱控一体伺服实现方法和系统
本专利技术实施例涉及电力电子
，特别涉及一种驱控一体伺服实现方法和系统。
技术介绍
运动控制器及伺服驱动器广泛应用于现代机械制造业的各个领域，是工业自动化的核心。随着电力电子技术的不断发展，针对多电机驱动与控制集成一体化的需求已经成为一种趋势。驱控一体化技术是将电机驱动器与运动控制器进行高度融合的技术，驱动器和控制器的相互集成，并通过内部高速并行总线进行信息交换，使得设备从设计到制造再到系统维护整体的结合在一起，从而全面提升整体的运行和控制。目前工业机器人、数控机床等多轴运动系统大多仍采用一个运动控制器加多个伺服驱动器的分布式控制方式。如图1所示的分布式多轴控制系统，一个多轴运动控制系统由高阶的运动控制器(motioncontroller)与低阶的伺服驱动器(servodriver)所组成，运动控制器负责运动控制命令译码、各个位置控制轴彼此间的相对运动、加减速轮廓控制等；伺服驱动器负责伺服电机的位置控制。专利技术人发现现有技术中至少存在如下问题：分布式多轴控制系统占用了大量的物理空间，而且需要极大的计算资源。此外，针对现阶段使用的多轴伺服，其整体实现方案主要包括两种：一是使用一块控制板，集成了多个驱动模块；二是采用多块控制板，将驱动板集成到一起。但是上述两种多轴实现方案都存在一个相同的缺点——可扩展性差，即产品制造出来其可支持的轴的数量已经固定，难以满足现场的通用性需求。
技术实现思路
本专利技术实施方式的目的在于提供一种驱控一体伺服实现方法和系统，不仅能够有效的降低驱控一体伺服整体的体积和应用成本，并且能够满足伺服电机轴数可扩展的需求。为解决上述技术问题，本专利技术的实施方式提供了一种驱控一体伺服实现系统，包括：上位机界面和可扩展驱控一体化模块；所述可扩展驱控一体化模块包括控制模块和可扩展驱动模组，其中所述控制模块包括逻辑控制CPU和电机驱动CPU，所述可扩展驱动模组包括可扩展的多个驱动模块，且每个驱动模块具有现场可编程门阵列FPGA，实现硬件电流环功能；所述上位机编程软件将用户逻辑控制程序编译并传输到逻辑控制CPU，所述逻辑控制CPU根据用户指令计算出逻辑数据发送给电机驱动CPU，所述电机驱动CPU通过可扩展驱动模组中的驱动模块来控制对应伺服电机。本专利技术的实施方式还提供了一种驱控一体伺服实现方法，应用于驱控一体伺服实现系统中，所述驱控一体伺服实现系统包括上位机界面和可扩展驱控一体化模块，所述可扩展驱控一体化模块包括控制模块和可扩展驱动模组，该方法包括：所述控制模块在位置环周期内，根据反馈和给定的位置差值计算出速度环给定；经过速度环PID计算，将所述速度环的输出作为可扩展驱动模组中驱动模块电流环的给定发送给所述可扩展驱动模组中的驱动模块，所述驱动模组中的每个驱动模块具有FPGA硬件电流环功能；所述驱动模块根据FPGA硬件电流环输出控制对应伺服电机。本专利技术实施方式相对于现有技术而言，通过集成逻辑控制和电机驱动，实现了驱控一体化；采用可组态的多块驱动模块以及每个驱动模块配置FPGA硬件电流环功能，形成了可扩展的驱控组件，其中驱动模块中包含有电机驱动模块以及FPGA硬件电流环，FPGA硬件电流环用于实现电流环控制，分别连接控制模块和驱动模块；从而克服了现有技术中因为产品制造出来其可支持的伺服电机轴的数量已经固定而造成可扩展性差的缺点。另外，所述可扩展驱动模组包括可组态的多个驱动模块，驱动模块的FPGA硬件电流环具有可配置IO接口，所述可组态的多个驱动模块通过相应的IO接口扩展连接伺服电机，实现了在固定可支持的伺服电机轴的数量n的基础上，用户还可以根据需要动态配置n+1到n+m数量的伺服电机。另外，所述电机驱动在位置环周期内，根据反馈和给定的位置差计算出速度环给定，经过速度环PID计算后输出包括Id值和Iq值；通过SPI数据通信将所述速度环输出的Id值和Iq值发送给可扩展驱动模组中驱动模块的FPGA硬件电流环，作为FPGA硬件电流环给定Id值和Iq值；根据Id值和Iq值计算出FPGA硬件电流环的输出，使所述驱动模块根据所述FPGA硬件电流环输出控制对应伺服电机。通过集成逻辑控制CPU和电机驱动CPU，极大的节省了物理空间，而且节省了计算资源。另外，所述控制模块向驱动模块发送Id值和Iq值时还附加循环冗余校验CRC，用于验证数据传输过程的正确性；所述控制模块向驱动模块发送Id值和Iq值时采用至少二级缓冲，在缓冲区内，包括至少两组Id值和Iq值。通过在数据传输中携带CRC，从而保证数据传输的正确性，进而保证伺服电机的正常运行。另外，将所述位置环的周期划分为多个电流环周期；在一个电流环周期中，所述控制模块向驱动模块发送缓冲区内的一组Id值和Iq值；如果在该电流环周期中CRC校验失败，则所述驱动模块根据上一电流环周期的Id值和Iq值计算出FPGA硬件电流环的输出来控制对应伺服电机，并在下一个电流环周期向控制模块返回错误信号；所述控制模块接收到来自驱动模块的错误信号后，在下一个电流环周期向驱动模块发送缓冲区内的另一组Id值和Iq值。通过缓冲区的设置，即使在校验失败的情况下，也可以保证伺服电机的连续且正常运行。另外，所述控制模块向可扩展驱动模组中所有驱动模块发送同步信号，使可扩展驱动模组中所有驱动模块对应的伺服电机同步动作。通过在一个电流环周期内发送同步信号，由于发送数据简单，所以硬件延时很小，从而能够保证所有伺服电机同步动作。附图说明一个或多个实施例通过与之对应的附图中的图片进行示例性说明，这些示例性说明并不构成对实施例的限定，附图中具有相同参考数字标号的元件表示为类似的元件，除非有特别申明，附图中的图不构成比例限制。图1是现有技术中分布式多轴控制系统的示意图；图2是本专利技术提供的可扩展驱控一体伺服系统的逻辑示意图；图3是本专利技术提供的可扩展驱控一体伺服系统的结构示意图；图4是本专利技术提供的可扩展驱控一体化模块的电路连接示意图；图5是本专利技术提供的可扩展驱控一体化模块的数据传输示意图；图6是本专利技术提供的可扩展驱控一体伺服实现方法的流程示意图。具体实施方式为使本专利技术实施例的目的、技术方案和优点更加清楚，下面将结合附图对本专利技术的各实施方式进行详细的阐述。然而，本领域的普通技术人员可以理解，在本专利技术各实施方式中，为了使读者更好地理解本申请而提出了许多技术细节。但是，即使没有这些技术细节和基于以下各实施方式的种种变化和修改，也可以实现本申请所要求保护的技术方案。如图2和图3所示，本专利技术第一实施方式提供了一种可扩展驱控一体伺服实现系统，该可扩展驱控一体伺服系统包括上位机界面、可扩展驱控一体化模块和电源模块。上位机界面可以基于Windows编程实现，主要完成人机交互、硬件组态、用户应用编程以及状态检测。具体地，基于LABview的多轴伺服参数配置界面以及采样界面设计，可以通过导入参数txt文件来配置组态伺服的电机类型(例如功率、额定电流、转速等相关参数)，参数通过232数据通信传输给电机驱动，同时电机驱动可以周期性上传数据，便于用户进行波形采样。具体地，上位机界面包含有逻辑控制编程功能以及物理组态功能，其中，逻辑控制编程功能可用于客户开发应用程序；物理组态功能主要是指该伺服中配置多少个物理轴，每个轴的电机参数本文档来自技高网...

【技术保护点】
1.一种驱控一体伺服实现系统，其特征在于，包括：上位机界面和可扩展驱控一体化模块；所述可扩展驱控一体化模块包括控制模块和可扩展驱动模组，其中所述控制模块包括逻辑控制CPU和电机驱动CPU，所述可扩展驱动模组包括可扩展的多个驱动模块，且每个驱动模块具有基于现场逻辑门阵列FPGA的硬件电流环功能；所述上位机界面将用户逻辑控制程序编译并传输到逻辑控制CPU，所述逻辑控制CPU根据用户指令计算出逻辑数据发送给电机驱动CPU，所述电机驱动CPU通过可扩展驱动模组中的驱动模块来控制对应伺服电机。

【技术特征摘要】
1.一种驱控一体伺服实现系统，其特征在于，包括：上位机界面和可扩展驱控一体化模块；所述可扩展驱控一体化模块包括控制模块和可扩展驱动模组，其中所述控制模块包括逻辑控制CPU和电机驱动CPU，所述可扩展驱动模组包括可扩展的多个驱动模块，且每个驱动模块具有基于现场逻辑门阵列FPGA的硬件电流环功能；所述上位机界面将用户逻辑控制程序编译并传输到逻辑控制CPU，所述逻辑控制CPU根据用户指令计算出逻辑数据发送给电机驱动CPU，所述电机驱动CPU通过可扩展驱动模组中的驱动模块来控制对应伺服电机。2.根据权利要求1所述的驱控一体伺服实现系统，其特征在于，所述可扩展驱动模组包括可组态的多个驱动模块，驱动模块的FPGA硬件电流环具有可配置IO接口，所述可组态的多个驱动模块通过相应的IO接口扩展连接伺服电机。3.根据权利要求1所述的驱控一体伺服实现系统，其特征在于，所述上位机界面将用户逻辑控制程序编译并传输到逻辑控制CPU，具体包括：所述上位机界面包含有逻辑控制编程功能以及物理组态功能，其中，逻辑控制编程功能用于客户开发应用程序，物理组态功能通过组态界面配置连接轴数以及各伺服轴相关参数；上位机界面和逻辑控制CPU进行数据交互，将指令发送给逻辑控制CPU，逻辑控制CPU用于计算逻辑数据，并将计算出逻辑数据通过内存拷贝的方式与电机驱动CPU进行数据交换。4.根据权利要求3所述的驱控一体伺服实现系统，其特征在于，所述，其中逻辑控制CPU和电机驱动CPU之间定义公用数据接口以及数据类型，采用双端口RAM进行数据内存拷贝。5.根据权利要求1所述的驱控一体伺服实现系统，其特征在于，所述电机驱动CPU通过可扩展驱动模组中的驱动模块来控制对应伺服电机，具体包括：所述电机驱动CPU在位置环周期内，根据反馈和给定的位置差计算出速度环给定，经过速度环PID计算后输出Id值和Iq值；通过SPI数据通信将所述速度环输出的Id值和Iq值发送给可扩展驱动模组中驱动模块的FPGA电流环，作为FPGA电流环给定Id值和Iq值；根据Id值和Iq值计算出FPGA硬件电流环的输出，使所述驱动模块根据所述FPGA硬件电流环输出控制对应伺服电机。6.一种驱控一体伺服实现方法，应用于驱控一体伺服实现系统中，其特征在于，所述驱控一体伺服实现系统包括上位机界面和可扩展驱控一体化模块，所述可扩展驱控一体化模块包括控制模块和可扩展驱动模组，该方法包括：所述控制模块在位置环周期内，根据反馈和给定的位置差值计算出速度环给定；将所述速度环的输出作为可扩展驱...

【专利技术属性】
技术研发人员：储诚兵，李虎修，丁信忠，王科，姜荣辉，刘虎，周美娟，
申请(专利权)人：上海辛格林纳新时达电机有限公司，
类型：发明
国别省市：上海,31