一种基于核间通信的多核处理器加载方法技术

本发明专利技术公开一种基于核间通信的多核处理器程序加载方法，包括一个主核、一个或若干个从核、主核外部存储器以及主核EMI接口，EMI接口用于主核外部总线接口与外部存储器的互联，主核的内部RAM存储器与主核相连，用于存放加载后在主核中运行的程序与数据；一个或者多个从核分别与其对应的内部RAM存储器相连，用于存放加载后在从核中运行的程序或数据；主核与一个或者多个从核之间具有核间通信控制器。实现相同架构下的不同型号同构、异构多核处理器采用主核boot loader和主核加载程序完成主、从核加载，可并行独立开发主、从各核应用程序，在最小化系统外部硬件电路基础上实现处理器多核程序加载，降低硬件设计难度、提高了设计开发效率，降低了产品成本。

【技术实现步骤摘要】
一种基于核间通信的多核处理器加载方法
本专利技术属于嵌入式系统
，尤其是一种多核处理器系统加载电路及方法，更进一步涉及多核处理器采用核间通信技术加载主、从核加载的电路及方法。
技术介绍
随着电子技术的飞速发展，嵌入式系统的综合化程度越来越高。综合化系统的开发难度越来越大，硬件复杂度越来越高，设计成本越来越高，开发周期越来越长。为了满足系统综合化日益提高的需求，降低硬件接口设计的复杂性，提高软硬件设计开发效率，节约成本，多核处理器技术应用而生。在最小化系统硬件的同时，不影响系统软件的开发效率，实现多核处理器加载，成为重要的研究内容。中兴通讯股份有限公司申请的专利“加载多核不同操作系统映像的管理方法”(申请号200810085503.8，公开号101246431A)中公开了一种多核不同操作系统映像的管理方法，同样采用了将主核操作系统映像和从核操作系统映像编译到同一映像文件中。采用加载代码指针方法加载多核处理器，这种方法对于操作系统较为适用，但对于多任务、多应用的多核处理器应用系统，其不足是影响应用代码并行开发，且代码融合工作量较大。中国电子科技集团公司第五十八研究所申请的专利“一种多核处理器BOOT启动系统及方法”(申请号201611080574.X，公布号106648758A)中公开了一种多核处理器BOOT启动系统及方法，用于多核处理器加载。该方法提出通过一个主核和多个从核，采用网络节点控制器和路由控制器，达到多核加载的目的。该方法能够实现多核处理器加载，并且通用性较强，但其存在两个较大问题，第一个问题是：各核程序不能独立且开发后需统一融合，无法实现协同工作，开发效率较低，多核加载程序时均需要从外部存储器加载到主核的内部RAM，加载时间较长、效率较低。第二个问题是：不同的从核程序一般完成不同的任务目标，在应用该技术方案时，当编译到同一程序文件发生故障时，所有功能均会丧失，不能抑制系统故障的蔓延，极大地降低了系统可靠性，系统容错能力很低。另外，当前在设计在任务方法组织时，普遍采用了多个任务目标程序编译成同一文件，存储在外部存储器某一固定空间。如图4所示，存储器故障一般表现为不能由0变1或不能由1变0的故障坏块，发生故障时候，多核处理器的所有任务功能程序编译在同一地址空间，所有功能均丧失，以多核处理器应用某飞机飞控和机电综合任务管理为例，具体情况如图4所示。而本专利技术将不同的程序存储在不同的存储器空间，当某一空间发生故障时，仅会丧失某一功能，并不影响系统其他的任务目标，以多核处理器应用某飞机飞控和机电综合任务管理为例，具体情况如图5所示。
技术实现思路
本专利技术的目的是克服现有技术中存在的不足，提供一种多核处理器加载方法，其能实现相同架构下的不同型号的多核同构处理器以及相同系列的多核异构处理器使用同一个加载程序(Bootloader)，提高多核处理器Bootloader的兼容性和灵活性。技术方案：一种基于核间通信的多核处理器程序加载方法，其特征在于，多核处理器从不同的存储器空间先加载Bootloader程序，再加载主核程序，而后加载从核程序，多核处理器的主核通过多核处理器内部的核间通信控制器将程序加载到各个从核内部，具体包括以下步骤：(1)核间通信的组织架构构建：确定主核以及所需数量从核，主核通过EMI接口模块与外部存储器连接，主核与主核内部RAM存储器直接相连，主核与核间通信控制器通过核间通信主通道相连，核间通信控制器与各从核通过核间通信子通道相连，每个从核与核间通信子通道一一对接，每个从核其对应的从核内部RAM存储器一一相连；(2)生成相关程序和目标文件：将主核、从核加载程序(Bootloader程序)编译生成合并成一个目标bin或dat文件；生成主核程序对应的目标bin或dat文件以及每个从核程序对应的目标bin或dat文件，并将所述Bootloader目标文件、主核目标文件、一个或多个从核目标文件分别写入到外部存储器不同空间内；(3)Bootloader程序由处理器自动加载，初始化主核；(4)处理器主核程序加载；(5)处理从核程序依次加载。所述的处理器主核的外部存储器存储空间划分为多个分区，Bootloader程序、主核程序、不同任务目标的从核程序分别存储于各分区内。所述的多核处理器启动电路包括：多核处理器：用于电路中所有处理器核的程序加载、接口管理和综合任务调度，包含一个主核、一个或者多个从核、核间通信控制器、外部EMI接口、主核内部RAM存储器和从核内部RAM存储器；外部存储器：用于存放存储bootloader程序、主核源程序、从核源程序和数据信息。所述的多核处理器的主核，用于系统的综合任务管理和其他从核程序加载；所述的多核处理器的从核，可完成相关任务，能够进行程序运算；所述的多核处理器的核间通信控制器，用于主核和从核核间通信；所述的多核处理器的外部EMI接口，是与主核相连的外部存储器访问接口，可读取相关程序信息；所述的主核内部RAM存储器、从核内部RAM存储器为若干kB的RAM存储器，作为运行主、从核程序的存储空间；其所述的外部存储器的可通过8位、16位或32位访问。有益效果：第一，多核处理器加载程序、主核主程序、一个或多个从核程序均独立编写，软件耦合性较低，当某一从核发生故障时，不会影响主核或其他从核的程序运行，有效抑制系统故障蔓延，极大提高了软件鲁棒性；第二、多核处理器程序分配不同空间，由多个bin(或dat)文件构成，有效降低了软件复杂度，降低了系统的设计难度，易于多团队对多任务复杂系统的并行协同开发，提高了系统开发效率；第三、充分利用多核处理器内部核间通信技术，实现多核多个程序的快速加载，简化了外部硬件设计难度，提高了系统的可靠性。附图说明此处所说明的附图用来提供对本专利技术的进一步理解，构成本申请的一部分，本专利技术的示意性实施例及其说明用于解释本专利技术，并不构成对本专利技术的不当限制，在附图中：图1示出了根据本专利技术实施例的基于核间通信的多核处理器加载电路的组成图。图2示出了根据本专利技术实施例的外部存储器空间划分。图3示出了根据本专利技术实施例的多核程序加载方法。图4为现有系统故障的蔓延示意图。图5为本专利技术本专利技术抑制系统故障蔓延示意图。具体实施方式下面结合附图对本专利技术做进一步的描述。参照附图1，对本专利技术实现的具体步骤做进一步的描述。本专利技术所述的一种基于核间通信的多核处理器加载电路及方法已经在某导航控制计算机中成功实施。本专利技术的第一实施例中，一种基于核间通信的多核处理器加载电路，选用基于多核DSP的多核处理器加载电路，其中多核处理器选用国防科大研制的FT-Q6713四核DSP处理器，外部存储器选用深圳国微公司Flash芯片SM29LV256，存储32Mbyte的程序数据，多核通信通道为处理器内部的核间HPI通道，处理器EMI接口为DSP处理器的EMIF总线接口。本专利技术所述的一种基于核间通信的多核处理器加载方法具体示例如下：(1)系统架构搭建按照本专利技术所述的电路，组织搭建系统架构，包括多核DSP处理器FT-Q6713，外部程序存储器Flash存储器SM29LV256。将DSP的四个核启动模式按照内部HPI加载方式控制，详细配置方法如下：根据系统的任务分配，将DSP核1做为系统主核，DSP核1的启动模本文档来自技高网...

【技术保护点】
1.一种基于核间通信的多核处理器程序加载方法，其特征在于，多核处理器从不同的存储器空间先加载Bootloader程序，再加载主核程序，而后加载从核程序，多核处理器的主核通过多核处理器内部的核间通信控制器将程序加载到各个从核内部，具体包括以下步骤：(1)核间通信的组织架构构建：确定主核以及所需数量从核，主核通过EMI接口模块与外部存储器连接，主核与主核内部RAM存储器直接相连，主核与核间通信控制器通过核间通信主通道相连，核间通信控制器与各从核通过核间通信子通道相连，每个从核与核间通信子通道一一对接，每个从核其对应的从核内部RAM存储器一一相连；(2)生成相关程序和目标文件：将主核、从核加载程序(Bootloader程序)编译生成合并成一个目标bin或dat文件；生成主核程序对应的目标bin或dat文件以及每个从核程序对应的目标bin或dat文件，并将所述Bootloader目标文件、主核目标文件、一个或多个从核目标文件分别写入到外部存储器不同空间内；(3)Bootloader程序由处理器自动加载，初始化主核；(4)处理器主核程序加载；(5)处理从核程序依次加载。

【技术特征摘要】
1.一种基于核间通信的多核处理器程序加载方法，其特征在于，多核处理器从不同的存储器空间先加载Bootloader程序，再加载主核程序，而后加载从核程序，多核处理器的主核通过多核处理器内部的核间通信控制器将程序加载到各个从核内部，具体包括以下步骤：(1)核间通信的组织架构构建：确定主核以及所需数量从核，主核通过EMI接口模块与外部存储器连接，主核与主核内部RAM存储器直接相连，主核与核间通信控制器通过核间通信主通道相连，核间通信控制器与各从核通过核间通信子通道相连，每个从核与核间通信子通道一一对接，每个从核其对应的从核内部RAM存储器一一相连；(2)生成相关程序和目标文件：将主核、从核加载程序(Bootloader程序)编译生成合并成一个目标bin或dat文件；生成主核程序对应的目标bin或dat文件以及每个从核程序对应的目标bin或dat文件，并将所述Bootloader目标文件、主核目标文件、一个或多个从核目标文件分别写入到外部存储器不同空间内；(3)Bootloader程序由处理器自动加载，初始化主核；(4)处理器主核程序加载；(5)处理从核程序依次加载。2.根据权利要求1的一种基于核间通信的多核处理器...

【专利技术属性】
技术研发人员：张晓曦，窦爱萍，刘硕，贺莹，郭京，沈华，
申请(专利权)人：中国航空工业集团公司西安航空计算技术研究所，
类型：发明
国别省市：陕西,61