一种基于FPGA的四象限激光探测信号预处理装置及方法制造方法及图纸

本发明专利技术公开一种提高基于FPGA的四象限激光探测信号预处理装置及方法，包括分别用于将4路激光回波信号由单端转化为差分信号的4个差分驱动电路，前两个差分驱动电路和后两个差分驱动电路的输出端分别连接至1个双通道可编程增益放大电路，每个双通道可编程增益放大电路输出端分别连接至1个双通道高速ADC同时接受FPGA电路的实时控制。每个双通道高速ADC输出端均连接至FPGA电路，SPI FLASH芯片输出端连接至FPGA电路，电源模块输出端连接至4个差分驱动电路、2个双通道可编程增益放大电路、2个双通道高速ADC、FPGA电路、SPI FLASH芯片。本发明专利技术采用了大范围的可编程放大电路、高速ADC、FPGA芯片实现对激光探测信号的预处理。

【技术实现步骤摘要】
一种基于FPGA的四象限激光探测信号预处理装置及方法
本专利技术属于激光制导
，具体涉及一种基于FPGA的四象限激光探测信号预处理装置及方法。
技术介绍
激光探测在激光接收以及激光测距、通信、跟踪、制导、雷达等研究和应用中具有极其重要的作用，而对于激光回波信号的信号处理技术是激光探测、激光制导领域的核心技术。目前的主流的激光信号处理技术是通过峰值保持电路将脉宽为500ns的脉冲信号通过峰值保持电路转化为50us的高电平信号供MCU的外设ADC采集，由于峰值保持电路由分立元件搭建，存在抗噪声能力弱，对小信号保持不稳定的缺点。尤其在远距离探测时不能够稳定的输出采集信号，MCU的外设ADC普遍为低速ADC，采样速度太低，而且激光回波信号经峰值保持电路后失去了原有信号的特征，不能进行数字信号处理或者相干检测，提高探测距离和捕获率。
技术实现思路
本专利技术的目的在于提供一种基于FPGA的四象限激光探测信号预处理装置及方法，以克服现有技术中的问题，本专利技术采用大增益的可编程增益放大电路实现最小增益调节步长为1dB的对激光回波信号幅度进行实时快速精准调节，由高速ADC进行数模转换后送入FPGA电路进行激光回波信号滤波、检测、提取等工作，实现激光探测前端预处理工作。为达到上述目的，本专利技术采用如下技术方案：一种基于FPGA的四象限激光探测信号预处理装置，包括分别用于将四象限激光探测器输出的4路单端模拟信号转化为差分信号的4个差分驱动电路，前2个差分驱动电路和后2个差分驱动电路的输出端分别连接至1个双通道可编程增益放大电路，每个双通道可编程增益放大电路分别连接至1个双通道高速ADC和FPGA电路，每个双通道高速ADC均连接至FPGA电路，还包括SPIFLASH芯片和电源模块，且SPIFLASH芯片的输出端连接至FPGA电路，电源模块输出端连接至4个差分驱动电路、2个双通道可编程增益放大电路、2个双通道高速ADC、FPGA电路及SPIFLASH芯片。进一步地，4个差分驱动电路分别为用于将A路单端模拟信号转化为差分信号的A象限差分驱动电路，用于将B路单端模拟信号转化为差分信号的B象限差分驱动电路，用于将C路单端模拟信号转化为差分信号的C象限差分驱动电路，用于将D路单端模拟信号转化为差分信号的D象限差分驱动电路。进一步地，A象限差分驱动电路和B象限差分驱动电路的输出端连接至AB象限双通道可编程增益放大电路，C象限差分驱动电路和D象限差分驱动电路的输出端连接至CD象限双通道可编程增益放大电路。进一步地，AB象限双通道可编程增益放大电路的输出端连接至AB象限双通道高速ADC，CD象限双通道可编程增益放大电路的输出端连接至CD象限双通道高速ADC，AB象限双通道可编程增益放大电路和CD象限双通道可编程增益放大电路的SPI接口均连接至FPGA电路。进一步地，AB象限双通道高速ADC和CD象限双通道高速ADC均连接至FPGA电路。进一步地，电源模块输出端分别连接至A象限差分驱动电路、B象限差分驱动电路、C象限差分驱动电路、D象限差分驱动电路、AB象限双通道可编程增益放大电路、CD象限双通道可编程增益放大电路、AB象限双通道高速ADC、CD象限双通道高速ADC、FPGA电路及SPIFLASH芯片。进一步地，电源模块输出的驱动电源为3.3V、1.8V、2.5V或1.25V。一种基于FPGA的四象限激光探测信号预处理方法，首先通过4个差分驱动电路分别将四象限激光探测器输出的4路单端模拟信号转化为差分信号，然后由两个双通道可编程增益放大电路与FPGA电路进行自动增益控制，将四象限差分信号放大至ADC采样期望电压0.4V～0.6V，放大后的四象限差分信号被两个双通道高速ADC采样转化为数字量最终送入FPGA电路进行数字滤波、信号检测及周期判断处理，即完成激光探测信号预处理。与现有技术相比，本专利技术具有以下有益的技术效果：本专利技术采用了大动态范围的可编程增益放大电路实现激光回波信号幅度控制，经过500MBPS高速ADC采样，采样数据通过LVDS数字输出接口被送入FPGA电路经过低通滤波处理，平滑滤波处理，四象限求和，信号检测、信号周期检测最终完成激光探测系统的前端预处理。相比原有使用单端信号的峰保电路和低速ADC的方案可实现激光回波信号低失真、低噪声和低失调的处理。利用可编程增益放大电路将输入高速ADC的激光回波幅度在0.4V～0.6V范围内，提高探测系统信噪比，装置实现零位测角标准差约为0.01°。采用了FPGA电路接收缓存高速ADC的采样数据后依次进行低通滤波处理，平滑滤波处理，四象限求和，信号检测、信号周期检测等，实现四象限激光探测信号的预处理。附图说明图1为本专利技术结构示意图。其中，1-A象限差分驱动电路，2-B象限差分驱动电路，3-C象限差分驱动电路，4-D象限差分驱动电路，5-AB象限双通道可编程增益放大电路，6-CD象限双通道可编程增益放大电路，7-AB象限双通道高速ADC，8-CD象限双通道高速ADC，9-FPGA电路，10-SPIFLASH芯片，11-电源模块。具体实施方式下面结合附图对本专利技术作进一步详细描述：参见图1，一种基于FPGA的激光探测信号预处理装置，包括分别用于将4路激光回波信号由单端转化为差分信号的4个差分驱动电路，前2个差分驱动电路和后2个差分驱动电路的输出端分别连接至1个双通道可编程增益放大电路，每个双通道可编程增益放大电路分别连接至1个双通道高速ADC。每个双通道高速ADC均连接至FPGA电路，SPIFLASH芯片输出端连接至FPGA电路，电源模块输出端连接至4个差分驱动电路、2个双通道可编程增益放大电路、2个双通道高速ADC、FPGA电路、SPIFLASH芯片。4路激光回波通过A、B、C、D四路差分驱动电路由单端转化为差分信号并增强了差分驱动能力，差分驱动电路包括用于差分驱动A路信号的A象限差分驱动电路1、用于差分驱动B路信号的B象限差分驱动电路2、用于差分驱动C路信号的C象限差分驱动电路3和用于差分驱动D路信号4的D象限差分驱动电路4；A象限差分驱动电路和B象限差分驱动电路的输出端连接至AB象限双通道可编程增益放大电路5，C象限差分驱动电路3和D象限差分驱动电路4的输出端连接至CD象限双通道可编程增益放大电路6；AB象限双通道可编程增益放大电路5输出端连接至AB象限双通道高速ADC7，CD象限双通道可编程增益放大电路6输出端连接至CD象限双通道高速ADC8；AB象限双通道高速ADC7和CD象限双通道高速ADC8均连接至FPGA电路，SPIFLASH芯片10的输出端连接至FPGA电路9，电源模块11分别连接至A象限差分驱动电路1、B象限差分驱动电路2、C象限差分驱动电路3、D象限差分驱动电路4、AB象限双通道可编程增益放大电路5、CD象限双通道可编程增益放大电路6、AB象限双通道高速ADC7、CD象限双通道高速ADC8、FPGA电路9及SPIFLASH芯片10。下面结合实施例对本专利技术做详细描述：一种基于FPGA的四象限激光探测信号预处理装置，包括将四象限激光探测器输出的单端模拟信号转化为差分信号的A象限差分驱动电路1、B象限差分驱动电路2、C象限差分驱动电路3、D象限差分驱动电路4，A象限差分驱动电路1和B本文档来自技高网...

【技术保护点】
1.一种基于FPGA的四象限激光探测信号预处理装置，其特征在于，包括分别用于将四象限激光探测器输出的4路单端模拟信号转化为差分信号的4个差分驱动电路，前2个差分驱动电路和后2个差分驱动电路的输出端分别连接至1个双通道可编程增益放大电路，每个双通道可编程增益放大电路分别连接至1个双通道高速ADC和FPGA电路，每个双通道高速ADC均连接至FPGA电路，还包括SPI FLASH芯片和电源模块，且SPI FLASH芯片的输出端连接至FPGA电路，电源模块输出端连接至4个差分驱动电路、2个双通道可编程增益放大电路、2个双通道高速ADC、FPGA电路及SPI FLASH芯片。

【技术特征摘要】
1.一种基于FPGA的四象限激光探测信号预处理装置，其特征在于，包括分别用于将四象限激光探测器输出的4路单端模拟信号转化为差分信号的4个差分驱动电路，前2个差分驱动电路和后2个差分驱动电路的输出端分别连接至1个双通道可编程增益放大电路，每个双通道可编程增益放大电路分别连接至1个双通道高速ADC和FPGA电路，每个双通道高速ADC均连接至FPGA电路，还包括SPIFLASH芯片和电源模块，且SPIFLASH芯片的输出端连接至FPGA电路，电源模块输出端连接至4个差分驱动电路、2个双通道可编程增益放大电路、2个双通道高速ADC、FPGA电路及SPIFLASH芯片。2.根据权利要求1所述的一种基于FPGA的四象限激光探测信号预处理装置，其特征在于，4个差分驱动电路分别为用于将A路单端模拟信号转化为差分信号的A象限差分驱动电路(1)，用于将B路单端模拟信号转化为差分信号的B象限差分驱动电路(2)，用于将C路单端模拟信号转化为差分信号的C象限差分驱动电路(3)，用于将D路单端模拟信号转化为差分信号的D象限差分驱动电路(4)。3.根据权利要求2所述的一种基于FPGA的四象限激光探测信号预处理装置，其特征在于，A象限差分驱动电路(1)和B象限差分驱动电路(2)的输出端连接至AB象限双通道可编程增益放大电路(5)，C象限差分驱动电路(3)和D象限差分驱动电路(4)的输出端连接至CD象限双通道可编程增益放大电路(6)。4.根据权利要求3所述的一种基于FPGA的四象限激光探测信号预处理装置，其特征在于，AB象限双通道可编程增益放大电路(5)的输出端连接至AB象限双通道高速ADC(7)，CD象限双通道可编程增益...

【专利技术属性】
技术研发人员：李昕，吴丹，赵帅楠，肖旻毅，
申请(专利权)人：西安深瞳智控技术有限公司，
类型：发明
国别省市：陕西,61