基于忆阻器的精简指令集处理器制造技术

本发明专利技术公开了一种基于忆阻器的精简指令集处理器；忆阻器是一种以电阻来保存“0”“1”逻辑的非易失性器件；同时，忆阻器可以通过施加一对电压VCOND/VSET来实现“蕴含逻辑”，基于蕴含逻辑可以实现各种数据操作、逻辑运算以及算术运算。所以，忆阻器是一种极具潜力的计算存储融合的器件，基于忆阻器的计算机处理器也成为下一代计算机处理器的研究方向。本发明专利技术根据忆阻器的存储计算融合的特性，设计了一种基于忆阻器的计算机处理器，这类新型的处理器将不同于传统计算机必须使用专门的存储器与运算器的架构，是一种计算与存储融合的处理器。相较于传统计算机，基于忆阻器的计算机处理器在速度、并行度、功耗上都会有极大的提升。

Reduced instruction set processor based on memristor

The invention discloses a reduced instruction set processor based on memristor; memristor is a non-volatile device that uses resistance to preserve \0\ and \1\ logic; at the same time, memristor can realize \implied logic\ by applying a pair of voltage VCOND/VSET, and can realize various data operations, logical operations and arithmetic operations based on implied logic. Therefore, memristor is a promising device for computational memory fusion, and computer processors based on memristor have become the research direction of the next generation of computer processors. According to the characteristics of memory computing fusion of memristors, a computer processor based on memristors is designed. This new type of processor will be different from the traditional computer which must use special memory and calculator architecture. It is a processor that integrates computation and storage. Comparing with traditional computers, computer processors based on memristors can greatly improve speed, parallelism and power consumption.

【技术实现步骤摘要】
基于忆阻器的精简指令集处理器
本专利技术属于计算机处理器领域，具体涉及一种基于忆阻器的精简指令集处理器。
技术介绍
所有现代计算机都遵循着冯·诺依曼架构的设计原则，在这个架构中，计算和存储模块是分离的，它们经由总线连接。在计算机运行时，指令和数据通过总线在处理器和存储器之间被连续运输。然而，在计算机运行时，用于在处理器和存储系统之间移动数据的开销远大于处理器实际计算的开销，这些开销包括功耗、时间和空间等。这种频繁的大开销的数据移动被认为是“冯·诺依曼瓶颈”，只要计算机依然采用冯·诺依曼体系架构，那么冯·诺依曼瓶颈就会一直存在。可以预见，随着时间的推移，冯·诺依曼瓶颈势必会成为限制计算机性能的最大障碍。我们希望通过从根本上改变计算机的架构来解决这一问题。而基于忆阻器的计算机处理器可能是下一代极具潜力的计算存储融合的计算机处理器。忆阻器是一种有记忆功能的非线性电阻，通过控制电流变化可以改变其阻值。如果把高阻态记为逻辑“0”，低阻态记为逻辑“1”，那么这种随电流变化的电阻就可以作为一种存储器件来保存数据。相较于传统的以高低电压来表示“0”和“1”的易失性电平逻辑，忆阻器根据其阻态来保存逻辑“0”和“1”，在断电后仍然保存其信息，是一种非易失性的存储器件。2010年，惠普实验室的Borghett等人提出了基于忆阻器的蕴含逻辑：在一对忆阻器分别施加VCOND/VSET这样一对电压脉冲，可以实现一种称之为“蕴含逻辑”的操作。基于蕴含逻辑和清零操作，可以实现所有16种布尔逻辑操作，这种蕴含逻辑通过直接向原位施加电压来实现，操作结果也存储在原位中。由于其计算存储融合的特性，在基于忆阻器的计算机中大量的数据移动开销得以节省。所以，冯·诺依曼瓶颈在基于忆阻器的计算机中是不存在的。总之，在存储和计算上，忆阻器有其独特的优势。所以，基于忆阻器的计算机处理器可能是新型计算机处理器的研究方向。目前，忆阻器的研究多着重于使用何种材料及工艺能够做出电阻相对稳定，不受施加在相邻单元的电压影响的忆阻器；以及如何使用忆阻器来通过蕴含操作更高效地实现布尔逻辑和算术运算。但是包括忆阻计算机架构、计算资源的调度与分配、并行计算的控制、微指令集等对构建忆阻器计算机系统架构的研究还相对处于初始阶段。
技术实现思路
针对现有技术的缺陷，本专利技术的目的在于提供一种基于忆阻器的精简指令集处理器，旨在解决现代计算机内存和处理器之间由于频繁的数据移动而产生的功耗和时间开销的问题。本专利技术提供了一种基于忆阻器的精简指令集处理器，包括：基于忆阻器的计算存储芯片，所述计算存储芯片包括：N个计算存储单元，每个计算存储单元作为芯片的一行对应一个片内地址；每个计算存储单元包括M个忆阻单元、标记单元和连通开关；每个忆阻单元包括串联连接的位线开关和忆阻器；N个计算存储单元中的任意两个可通过位于字线上的连通开关连接；每行的M个忆阻单元、标记单元以及连通开关通过字线串联；字线的一端用于连接行选择模块，另一端用于连接电压施加模块；所有计算存储单元中表示同一位的忆阻单元通过位线串联，位线的一端接地，另一端用于连接列选择模块；M是大于等于8的正整数，通常为8的倍数；N的值根据实际需求设定。其中，计算存储芯片中的N个计算存储单元按功能分为4个区域：指令缓存区、数据区、辅助区和指令区；所述指令缓存区用于缓存即将译码执行的指令；所述数据区用于存储所有涉及到的数据；所述辅助区用于缓存在计算过程中由于多步蕴含而产生的中间结果；所述指令区用于存储所有待执行的指令；所述指令缓存区共1个计算存储单元，所述数据区共P个计算存储单元，所述辅助区共Q个计算存储单元，所述指令区共R个计算存储单元；P，Q，R的值根据实际需求设定，但必须满足数量关系N＝P+Q+R+1。芯片的辅助区按功能再划分为若干辅助块，每个辅助块缓存一种特定的数据运算或数据操作在执行过程中由于多步蕴含而产生的中间结果。由于完成一种特定的数据运算或数据操作要执行的蕴含步骤固定，所以每个辅助块所含计算存储单元个数为定值。更进一步地，每个计算存储单元都带有标记单元，通过字线与每行的M个忆阻单元串联连接。其中，标记单元包括：X位CMOS晶体管，所述X位包括：选中位p，2位电压判断位v1、v2，以及X-3位连通位c1、c2、…cX-3，其中，选中位p用于标记被行选择模块选中的计算存储单元，若某个计算存储单元被行选择模块选中，则该计算存储单元的选中位置位为1，未被选中或已经完成数据运算或数据操作的计算存储单元的选中位置位为0；2位电压判断位v1、v2用于标记应向计算存储单元施加电压的类型，只在选中位p＝1时有效；若v1、v2被置位为00，则向计算存储单元施加电压VCLEAR；若v1、v2被置位为01，则向计算存储单元施加电压VCOND；若v1、v2被置位为10，则向计算存储单元施加电压VSET；若v1、v2被置位为11，则不向计算存储单元施加电压；X-3位连通位c1、c2、…cX-3用于标记某个计算存储单元是否与其他计算存储单元连接以进行蕴含，只在选中位p＝1时有效；若c1、c2、…、cX-3被置位为全0，则表示该计算存储单元不与任何计算存储单元形成通路；若c1、c2、…、cX-3非全0，则该计算存储单元与另外一个c1、c2、…、cX-3为相同值的计算存储单元通过连通开关形成通路以进行蕴含。除全0外，最多可以支持2X-3-1个并发的蕴含，以及不限个数的清0、置1。更进一步地，电压施加模块用于向计算存储单元施加实现清0、蕴含、置1的电压。电压施加模块包括：选中感应单元以及3个电压脉冲发生器；选中感应单元用于寻找芯片内所有选中位p被置位为1的计算存储单元，并获取其标记单元中电压判断位v1、v2的值；3个电压脉冲发生器VCLEAR，VCOND，VSET，用于向计算存储单元施加电压脉冲VCLEAR，VCOND，VSET中的一种，电压脉冲发生器根据选中感应单元获取到的选中位p以及电压判断位v1、v2位的值来确定应向哪些计算存储单元施加何种电压脉冲。更进一步地，所述精简指令集处理器还包括：程序计数器PC，用于记录下一条待执行的指令的片内地址；地址寄存器组，共32个地址寄存器，依次编号为R0～R31，用于缓存部分计算存储单元的片内地址，在指令中作操作数字段用，每个地址寄存器的位数为log2N；其中R0的值总是全0，不缓存任何片内地址；行选择模块，根据PC或地址寄存器的值选中芯片内对应地址的计算存储单元，以备后续的数据运算或数据操作，行选择模块选中一个计算存储单元后，该计算存储单元的选中位p被置位为1；列选择模块，根据指令具体要求操作的数据位数，将行选择模块选中的计算存储单元的部分或全部忆阻单元的位线开关闭合，以控制计算存储单元的哪些忆阻单元将会参与运算；以及指令译码器和控制器，用于对指令缓存中的指令进行译码解析，并根据译码结果给出相应的控制信号完成指令的执行。更进一步地，所述精简指令集处理器还包括指令模块，所述指令模块包括：基本整数指令模块、单精度浮点指令模块和双精度浮点指令模块；每种指令模块在一块或多块芯片上实现，根据需求选择相应芯片运行以满足不同的应用场景；所述处理器字长为M位，指令长度为M位，指令的种类包括：数据操作指令、逻辑运算指令、算术运算指令和分支跳转本文档来自技高网...

【技术保护点】
1.一种基于忆阻器的精简指令集处理器，其特征在于，包括：基于忆阻器的计算存储芯片，所述计算存储芯片包括：N个计算存储单元，每个计算存储单元作为芯片的一行对应一个片内地址；每个计算存储单元包括M个忆阻单元、标记单元和连通开关；每个忆阻单元包括串联连接的位线开关和忆阻器；N个计算存储单元中的任意两个可通过位于字线上的连通开关连接；每行的M个忆阻单元、标记单元以及连通开关通过字线串联；字线的一端用于连接行选择模块，另一端用于连接电压施加模块；所有计算存储单元中表示同一位的忆阻单元通过位线串联，位线的一端接地，另一端用于连接列选择模块；M是大于等于8的正整数。

【技术特征摘要】
1.一种基于忆阻器的精简指令集处理器，其特征在于，包括：基于忆阻器的计算存储芯片，所述计算存储芯片包括：N个计算存储单元，每个计算存储单元作为芯片的一行对应一个片内地址；每个计算存储单元包括M个忆阻单元、标记单元和连通开关；每个忆阻单元包括串联连接的位线开关和忆阻器；N个计算存储单元中的任意两个可通过位于字线上的连通开关连接；每行的M个忆阻单元、标记单元以及连通开关通过字线串联；字线的一端用于连接行选择模块，另一端用于连接电压施加模块；所有计算存储单元中表示同一位的忆阻单元通过位线串联，位线的一端接地，另一端用于连接列选择模块；M是大于等于8的正整数。2.根据权利要求1所述的精简指令集处理器，其特征在于，所述计算存储芯片中的N个计算存储单元按功能分为4个区域：指令缓存区、数据区、辅助区和指令区；所述指令缓存区用于缓存即将译码执行的指令；所述数据区用于存储所有涉及到的数据；所述辅助区用于缓存在计算过程中由于多步蕴含而产生的中间结果；所述指令区用于存储所有待执行的指令；所述指令缓存区共1个计算存储单元，所述数据区共P个计算存储单元，所述辅助区共Q个计算存储单元，所述指令区共R个计算存储单元；P，Q，R的值根据实际需求设定，但必须满足数量关系N＝P+Q+R+1。3.根据权利要求1所述的精简指令集处理器，其特征在于，所述标记单元包括：X位CMOS晶体管，所述X位包括：选中位p，2位电压判断位v1、v2，以及X-3位连通位c1、c2、…cX-3，所述选中位p用于标记被行选择模块选中的计算存储单元；所述2位电压判断位v1、v2用于标记应向计算存储单元施加电压的类型，只在选中位p＝1时有效；所述X-3位连通位c1、c2、…cX-3用于标记某个计算存储单元是否与其他计算存储单元连接以进行蕴含，只在选中位p＝1时有效。4.根据权利要求3所述的精简指令集处理器，其特征在于，所述电压施加模块包括：选中感应单元以及3个电压脉冲发生器；所述选中感应单元用于寻找芯片内所有选中位p被置位为1的计算存储单元，并获取其标记单元中电压判断位v1、v2的值；3个电压脉冲发生器VCLEAR，VCOND，VSET，用于向计算存储单元施加电压脉冲VCLEAR，VCOND，VSET中的一种，电压脉冲发生器根据选中感应单元获取到的选中位p以及电压判断位v1、v2位的值来确定应向哪些计算存储单元施加何种电压脉冲。5.根据权利要求1-4任一项所述的精简指令集处理器，其特征在于，所述精简指令集处理器还包括：程序计数器PC，用于记录下一条待执行的指令的片内地址；地址寄存器组，共32个地址寄存器，依次编号为R0～R31，用于缓存部分计算存储单元的片内地址，在指令中作操作数字段用，每个地址寄存器的位数为log2N；其中R0的值总是全0，不缓存任何片内地址；行选择模块，根据PC或地址寄存器...

【专利技术属性】
技术研发人员：刘群，王业旺，缪向水，鲁宏伟，李坚，
申请(专利权)人：华中科技大学，
类型：发明
国别省市：湖北,42