混合AES-SMS4硬件加速器制造技术

描述了混合AES‑SMS4硬件加速器。实现混合AES‑SMS4硬件加速器的芯片上系统可以包括处理器核和耦合至处理器核的单个硬件加速器，单个硬件加速器用于对数据加密或解密。单个硬件加速器可以包括用于根据第一加密算法对数据加密或解密的第一块密码和用于根据第二加密算法对数据加密或解密的第二块密码。加速器可以进一步包括组合的替换盒(Sbox)，耦合至第一块密码和第二块密码，组合的Sbox包括用于执行伽罗瓦域(GF)乘法和逆计算的逻辑，其中逆计算对于第一块密码和第二块密码是公共的。

【技术实现步骤摘要】
【国外来华专利技术】混合AES-SMS4硬件加速器本公开涉及处理器的领域，并且更具体地涉及混合AES-SMS4硬件加速器。
技术介绍
高级加密标准(AES)是由美国国家标准与技术研究所(NIST)于2001年建立的电子数据加密规范。AES已经被美国政府采用，并且现在在全球范围内使用。它取代了1977年发布的数据加密标准(DES)。由AES描述的算法是对称密钥算法，意味着同一密钥用于对数据加密和解密两者。SMS4是中国的块密码标准，强制在中国使用以用于保护无线网络。附图简述通过下文给出的具体实施方式并通过本公开的各实施例的附图，将更完整地理解本公开的各实施例。然而，不应当认为这些附图将本公开限制为特定实现方式，而是这些附图仅用于说明和理解。图1是示出根据一个实施例的实现混合AES-SMS4硬件加速器的计算系统的框图。图2是示出根据一个实施例的AES加密/解密组合的Sbox的框图。图3是示出根据一个实施例的具有融合双重仿射和映射的SMS4Sbox的框图。图4是示出根据一个实施例的混合AES-SMS4加密和解密轮Sbox的框图。图5是示出根据一个实施例的混合AES-SMS4加密和解密密钥扩展Sbox的框图。图6是示本文档来自技高网...

【技术保护点】
1.一种芯片上系统(SoC)，包括：处理器核；以及单个硬件加速器，耦合至所述处理器核，所述单个硬件加速器用于对数据加密或解密，所述单个硬件加速器包括：第一块密码，用于根据第一加密算法对所述数据加密或解密；第二块密码，用于根据第二加密算法对所述数据加密或解密；以及组合的替换盒(Sbox)，耦合至所述第一块密码和所述第二块密码，所述组合的Sbox包括用于执行伽罗瓦域(GF)乘法和逆计算的逻辑，其中所述逆计算对于所述第一块密码和所述第二块密码是公共的。

【技术特征摘要】
【国外来华专利技术】2016.08.31 US 15/252,7411.一种芯片上系统(SoC)，包括：处理器核；以及单个硬件加速器，耦合至所述处理器核，所述单个硬件加速器用于对数据加密或解密，所述单个硬件加速器包括：第一块密码，用于根据第一加密算法对所述数据加密或解密；第二块密码，用于根据第二加密算法对所述数据加密或解密；以及组合的替换盒(Sbox)，耦合至所述第一块密码和所述第二块密码，所述组合的Sbox包括用于执行伽罗瓦域(GF)乘法和逆计算的逻辑，其中所述逆计算对于所述第一块密码和所述第二块密码是公共的。2.如权利要求1所述的SoC，其特征在于，所述单个硬件加速器能被重新配置以实现所述第一加密算法或所述第二加密算法，并且其中所述第一加密算法是高级加密标准(AES)加密算法，并且所述第二加密算法是SMS4加密算法。3.如权利要求2所述的SoC，其特征在于，所述SoC进一步包括128位加密/解密数据路径，所述数据路径包括用于轮次计算的12个AESSbox模块和4个混合Sbox模块以及用于密钥扩展的4个混合Sbox模块。4.如权利要求1所述的SoC，其特征在于，所述第一块密码包括：第一组件，用于：对中间数据的两个32位字进行异或；以及将所述中间数据的两个经异或的32位字与轮密钥组合；以及第二组件，用于对所述轮密钥与所述中间数据进行异或。5.如权利要求1所述的SoC，其特征在于，所述GF乘法包括用于将输入从GF(28)映射到GF(24)2的仿射变换和映射操作。6.如权利要求1所述的SoC，其特征在于，为了降低逆计算的复杂度，所述Sbox用于将8位Sbox输入从GF(28)映射到复合域GF(24)2并且在GF(24)中执行逆计算。7.如权利要求6所述的SoC，其特征在于，为了将所述8位Sbox输入从GF(28)映射到所述复合域GF(24)2，所述组合的Sbox用于使用基域多项式和扩展域多项式来映射所述数据。8.如权利要求1所述的SoC，其特征在于，对于加密操作，所述Sbox用于将仿射变换与逆映射合并以将输出从GF(24)2映射到GF(28)。9.一种逻辑器件，包括：单个硬件加速器，用于对数据加密或解密，所述单个硬件加速器包括：第一块密码，用于根据第一加密算法对所述数据加密或解密；第二块密码，用于根据第二加密算法对所述数据加密或解密；以及组合的替换盒(Sbox)，耦合至所述第一块密码和所述第二块密码，所述组合的Sbox包括用于执行伽罗瓦域(GF)乘法和逆计算的逻辑，其中所述逆计算对于所述第一块密码和所述第二块密码是公共的。10.如权利要求9所述的逻辑器件，其特征在于，所述单个硬件加速器能被重新配置以实现所述第一加密算法或所述第二加密算法，并且其中所述第一加密算法是高级加密标准(AES)加密算法，并且所述第二加密算法是SMS4加密算法。11.如权利要求10所述的逻辑器件，其特征在于，所述SoC进一步包括128位加密/解密数据路径，所述数据路径包括用于轮次计算的12个AESSbox模块和4个混合Sbox模块以及用于密钥扩展的4个混合Sbox模块。12.如权利要求11所述的逻辑器件，其特征在于，所述数据路径进一步包括：共享的128位中间工作寄存器；共享的128位密钥寄存器...

【专利技术属性】
技术研发人员：V·苏瑞史，S·萨特帕西，S·马修，
申请(专利权)人：英特尔公司，
类型：发明
国别省市：美国,US