半导体逻辑元件和逻辑电路制造技术

本发明专利技术涉及一种半导体逻辑元件，包括：第一导电类型场效应晶体管和第二导电类型场效应晶体管。所述第一FET的栅极是所述半导体逻辑元件的输入，所述第二FET的漏极被称为所述半导体逻辑元件的输出，并且所述第二FET的源极是所述半导体逻辑元件的源极。通过向所述场效应晶体管的端子施加可适用的电位，可以影响所述逻辑元件的输出的状态。本发明专利技术还涉及包括描述的逻辑元件的不同种类的逻辑电路。

【技术实现步骤摘要】
【国外来华专利技术】半导体逻辑元件和逻辑电路
本专利技术涉及半导体解决方案。更具体地，本专利技术涉及至少部分地替代互补二进制逻辑中的传统半导体逻辑元件的半导体逻辑元件。
技术介绍
为了使本公开清楚，进行了以下备注。在本文中，术语“互补二进制逻辑”指包括对应于半导体逻辑元件或者对应于分别具有输入和输出的互补半导体逻辑元件的一组逻辑元件的逻辑电路。在稳态期间，在互补二进制逻辑电路中：-在输入处或者在输出处的电位可以具有仅仅两个不同的值，这两个不同的值被称为逻辑电位，以及-在处于不同电位的这组半导体逻辑元件中的节点之间不存在导电路径，因而实现了低稳态功耗。另外，在互补二进制逻辑中唯一可能的是建立逻辑元件的网络，这些逻辑元件的输出被连接至其它逻辑元件的输入，以及其中，逻辑元件的输入/输出仅被偏置在两个不同的电位，贯穿该网络，这两个不同的电位是相同的。重要的是要注意，术语“逻辑”将半导体逻辑元件和包括半导体逻辑元件的逻辑电路与模拟调节元件/电路分开。还应该注意，在本文中，术语“二进制逻辑”、“互补逻辑”和“逻辑”通常被用在提到互补二进制逻辑的上下文中，因为本文不会检查其它逻辑类型。此外，在本文中，由于范围更广且更准确，互补金属氧化物半导体(CMOS)逻辑被称为传统互补导体绝缘体半导体(CCIS)逻辑。相似地，金属氧化物半导体场效应晶体管(MOSFET)被称为导体绝缘体半导体场效应晶体管(CISFET)。传统CCIS逻辑基于两个相反类型的增强模式CISFET。图2图示了这两个相反类型的增强模式CISFET的示意性布局并且图1图示了这两个相反类型的增强模式CISFET沿着图2的虚线271的示意性横截面。图1和图2中的反斜线指第一导电类型并且斜线指第二导电类型。这两个不同的导电类型指p型和n型，但是它们的设置方式是不相关的。左手侧的CISFET包括对应于源极的第一导电类型源极掺杂111、对应于漏极和输出的第一导电类型漏极掺杂113、对应于栅极和输出的外部栅极125、围绕外部栅极(除了栅极接触所在位置之外)的一层栅极绝缘体材料161、第二导电类型背栅掺杂147、和至背栅掺杂147的第二导电类型接触掺杂117。右手侧的CISFET包括对应于源极的第二导电类型源极掺杂112、对应于漏极和输出的第二导电类型漏极掺杂114、对应于栅极和输入的外部栅极126、围绕外部栅极126(除了栅极接触所在位置之外)的一层栅极绝缘体材料161、第一导电类型背栅掺杂148、和至背栅掺杂148的第一导电类型接触掺杂118。这两个CISFET和接触掺杂被绝缘体沟槽162围绕。在CISFET下面存在任意导电类型半导体衬底100。背栅掺杂可以被连接至被称为辅助栅极节点的分开的节点，并且辅助栅极节点上的电位可以用于调节对应于CISFET的阈值电压。在CISFET的背栅掺杂是与半导体衬底相同导电类型情况下，辅助栅极节点由该类型的所有CISFET共用。当CISFET的背栅掺杂是与衬底相反的导电类型时，该类型的CISFET具有单独的辅助栅极节点。可以通过在CISFET下面包含进绝缘体层并且包含进足够深的到达该绝缘体层的沟槽(但这会增加成本)，来得到用于这两种类型的CISFET的单独的辅助栅极节点。另一种选择是提供与衬底相反掺杂类型的合适的阱掺杂，该阱掺杂可以用于将衬底与相同导电类型背栅掺杂隔离开。背栅掺杂也可以被连接至对应于CISFET的源极，但在这种情况下，失去了调节阈值电压的能力。右侧上包括源极、输入和输出的第二类型的CISFET对应于包括源极、输入和输出的传统半导体逻辑元件。相似地，左侧上包括源极、输入和输出的第一类型的CISFET对应于具有前述源极、输入和输出的传统互补半导体逻辑元件。传统半导体逻辑元件和传统互补半导体逻辑元件使得能实现能够执行逻辑运算的传统互补二进制逻辑。因此，所述的两个相反类型的CISFET使得能实现能够执行逻辑运算的传统CCIS逻辑。在传统CCIS逻辑中，常见的布置是：在一组传统半导体逻辑元件和一组传统互补半导体逻辑元件中，传统半导体逻辑元件的第二导电类型源极被连接至第一逻辑电位，传统互补半导体逻辑元件中的第一导电类型源极被连接至第二逻辑电位，栅极126用作输入并且漏极114用作传统半导体逻辑元件的输出，栅极125用作输入并且漏极113用作传统互补半导体逻辑元件的输出，并且传统半导体和互补半导体逻辑元件的输入和输出在稳态期间仅可处于第一逻辑电位或者处于第二逻辑电位。此外，在传统半导体逻辑元件中，将源极和漏极连接起来的沟道是：-当源极和输入处于第一逻辑电位时，是不导电的，以及-当源极处于第一逻辑电位并且输入处于第二逻辑电位时，是导电的。相似地，在传统互补半导体逻辑元件中，将源极和漏极连接起来的沟道是：-当源极和输入处于第二逻辑电位时，是不导电的，以及-当源极处于第二逻辑电位并且输入处于第一逻辑电位时，是导电的。在前述传统CCIS逻辑中，采用常见的布置以便执行逻辑运算。在传统CCIS逻辑中的前述布置的重要操作特征是：当输入处于与在传统半导体逻辑元件中或者在传统互补半导体逻辑元件中的源极相同的逻辑电位时，输出可以处于任意逻辑电位(处于第一逻辑电位或者处于第二逻辑电位)，即，输入不控制输出。另一方面，当输入和源极处于不同的逻辑电位时，输出被设置成与源极相同的逻辑电位，即，输入决定输出上的逻辑电位。传统CCIS逻辑的优越而独特的益处是它仅消耗非常少的功率。这是因为如下事实：在传统CCIS逻辑电路的处于稳态下的部分中，在处于不同电位的两个节点之间不存在导电电流路径，即，在稳态期间，功耗仅仅是因为泄漏，在任何其它公布的半导体逻辑布置中则不是这种情况。传统CCIS逻辑的一大益处还在于：对应的传统半导体逻辑元件和传统互补半导体逻辑元件仅仅占用非常小的面积，因此可以将很多电路封装到一个小区域中，实现了低成本。传统CCIS逻辑的另一大益处在于：在导电阶段中，沟道对应于移动电荷载流子的反型层，这意味着，可以将很多电荷封装到沟道中，实现了快速操作。然而，除了低功耗、低成本和快速操作之外，传统CCIS逻辑还具有很多问题，这些问题在尚未公开的专利申请PCT/FI2016/050014中进行了描述，该申请以引用的方式并入本文。具体地，传统半导体逻辑元件和传统互补半导体逻辑元件的问题是单个缺陷即可导致在至少两条逻辑线路(一条逻辑线路被连接至输入并且另一条逻辑线路被连接至输出)之间形成永久的导电路径，同时破坏至少两条逻辑线路。应该注意，也存在不如CISFET有利的实现基于结型场效应晶体管(JFET)和/或基于金属半导体场效应晶体管(MESFET)的传统半导体逻辑元件和传统互补半导体逻辑元件的其它方式，如PCT/FI2016/050014描述的。在本文中，MESFET在下文被称为导体半导体场效应晶体管(CSFET)。在专利申请PCT/FI2016/050014中，已经描述了一种实现互补逻辑的替代方法。具体地，在该专利申请中，已经描述了如何创造可以替代传统半导体逻辑元件的新颖半导体逻辑元件以及如何创造可以替代传统互补半导体逻辑元件的新颖互补半导体逻辑元件。新颖半导体逻辑元件和新颖互补半导体逻辑元件的益处是单个缺陷不能导致在两条逻辑线路(一条逻辑线路被连接至输入并且另一条逻辑线路本文档来自技高网...

【技术保护点】
1.一种第一半导体逻辑元件，包括：第一导电类型的场效应晶体管，在下文被称为所述第一半导体逻辑元件的第一FET；以及第二导电类型的场效应晶体管，在下文被称为所述第一半导体逻辑元件的第二FET；其中所述第一半导体逻辑元件包括所述第一半导体逻辑元件的内部节点，其中，所述第一半导体逻辑元件的内部节点至少部分地形成有所述第一半导体逻辑元件的所述第一FET的漏极和所述第一半导体逻辑元件的所述第二FET的栅极，其中，所述第一半导体逻辑元件的所述第一FET的栅极在下文被称为所述第一半导体逻辑元件的输入，其中，所述第一半导体逻辑元件的输入被配置为被耦合至所述第一半导体逻辑元件的第一输入逻辑电位或被耦合至所述第一半导体逻辑元件的第二输入逻辑电位，其中，所述第一半导体逻辑元件的所述第二FET的漏极被称为所述第一半导体逻辑元件的输出，其中，所述第一半导体逻辑元件的所述第二FET的源极是所述第一半导体逻辑元件的源极，其中，所述第一半导体逻辑元件被配置为使得当所述第一半导体逻辑元件的所述第一FET的源极被布置在所述第一逻辑元件的第一源极电位时并且当所述第一半导体逻辑元件的所述第二FET的源极处于所述第一半导体逻辑元件的第一输出逻辑电位时并且当所述第一半导体逻辑元件的输入处于所述第一半导体逻辑元件的第一输入逻辑电位时，在所述第一半导体逻辑元件的所述第一FET的源极与所述第一半导体逻辑元件的所述第一FET的漏极之间建立不导电沟道，以将所述第一半导体逻辑元件的内部节点调节到使在所述第一半导体逻辑元件的所述第二FET的源极与所述第一半导体逻辑元件的所述第二FET的漏极之间的沟道处于不导电状态的电位，因此允许所述第一半导体逻辑元件的输出处于所述第一半导体逻辑元件的第一输出逻辑电位或处于所述第一半导体逻辑元件的第二输出逻辑电位，以及其中，所述第一半导体逻辑元件进一步被配置为使得当所述第一半导体逻辑元件的所述第一FET的源极被布置在所述第一半导体逻辑元件的第一源极电位时并且当所述第一半导体逻辑元件的所述第二FET的源极处于所述第一半导体逻辑元件的第一输出逻辑电位时并且当所述第一半导体逻辑元件的输入处于所述第一半导体逻辑元件的第二输入逻辑电位时，在所述第一半导体逻辑元件的所述第一FET的源极与所述第一半导体逻辑元件的所述第一FET的漏极之间的沟道被布置在不导电状态下，以使所述第一半导体逻辑元件的内部节点能调节到在所述第一半导体逻辑元件的所述第二FET的源极与所述第一半导体逻辑元件的所述第二FET的漏极之间建立包括移动的第二导电类型电荷载流子的导电沟道的电位，由此将所述第一半导体逻辑元件的输出调节到所述第一半导体逻辑元件的第一输出逻辑电位。...

【技术特征摘要】
【国外来华专利技术】2016.07.14 FI 201601831.一种第一半导体逻辑元件，包括：第一导电类型的场效应晶体管，在下文被称为所述第一半导体逻辑元件的第一FET；以及第二导电类型的场效应晶体管，在下文被称为所述第一半导体逻辑元件的第二FET；其中所述第一半导体逻辑元件包括所述第一半导体逻辑元件的内部节点，其中，所述第一半导体逻辑元件的内部节点至少部分地形成有所述第一半导体逻辑元件的所述第一FET的漏极和所述第一半导体逻辑元件的所述第二FET的栅极，其中，所述第一半导体逻辑元件的所述第一FET的栅极在下文被称为所述第一半导体逻辑元件的输入，其中，所述第一半导体逻辑元件的输入被配置为被耦合至所述第一半导体逻辑元件的第一输入逻辑电位或被耦合至所述第一半导体逻辑元件的第二输入逻辑电位，其中，所述第一半导体逻辑元件的所述第二FET的漏极被称为所述第一半导体逻辑元件的输出，其中，所述第一半导体逻辑元件的所述第二FET的源极是所述第一半导体逻辑元件的源极，其中，所述第一半导体逻辑元件被配置为使得当所述第一半导体逻辑元件的所述第一FET的源极被布置在所述第一逻辑元件的第一源极电位时并且当所述第一半导体逻辑元件的所述第二FET的源极处于所述第一半导体逻辑元件的第一输出逻辑电位时并且当所述第一半导体逻辑元件的输入处于所述第一半导体逻辑元件的第一输入逻辑电位时，在所述第一半导体逻辑元件的所述第一FET的源极与所述第一半导体逻辑元件的所述第一FET的漏极之间建立不导电沟道，以将所述第一半导体逻辑元件的内部节点调节到使在所述第一半导体逻辑元件的所述第二FET的源极与所述第一半导体逻辑元件的所述第二FET的漏极之间的沟道处于不导电状态的电位，因此允许所述第一半导体逻辑元件的输出处于所述第一半导体逻辑元件的第一输出逻辑电位或处于所述第一半导体逻辑元件的第二输出逻辑电位，以及其中，所述第一半导体逻辑元件进一步被配置为使得当所述第一半导体逻辑元件的所述第一FET的源极被布置在所述第一半导体逻辑元件的第一源极电位时并且当所述第一半导体逻辑元件的所述第二FET的源极处于所述第一半导体逻辑元件的第一输出逻辑电位时并且当所述第一半导体逻辑元件的输入处于所述第一半导体逻辑元件的第二输入逻辑电位时，在所述第一半导体逻辑元件的所述第一FET的源极与所述第一半导体逻辑元件的所述第一FET的漏极之间的沟道被布置在不导电状态下，以使所述第一半导体逻辑元件的内部节点能调节到在所述第一半导体逻辑元件的所述第二FET的源极与所述第一半导体逻辑元件的所述第二FET的漏极之间建立包括移动的第二导电类型电荷载流子的导电沟道的电位，由此将所述第一半导体逻辑元件的输出调节到所述第一半导体逻辑元件的第一输出逻辑电位。2.根据权利要求1所述的第一半导体逻辑元件，其中，所述第一半导体逻辑元件的内部节点包括以下之一：既用作所述第一半导体逻辑元件的第一漏极也用作所述第一半导体逻辑元件的至少一部分第二栅极的单个掺杂区域、所述第一半导体逻辑元件的第一漏极掺杂、和所述第一半导体逻辑元件的第二栅极。3.根据权利要求1至2中的任一项所述的第一半导体逻辑元件，其中，以下中的至少一个是耗尽模式场效应晶体管：所述第一半导体逻辑元件的所述第一FET、所述第一半导体逻辑元件的所述第二FET。4.根据权利要求1至2中的任一项所述的第一半导体逻辑元件，其中，以下中的至少一个是增强模式场效应晶体管：所述第一半导体逻辑元件的所述第一FET、所述第一半导体逻辑元件的所述第二FET。5.根据权利要求1至4中的任一项所述的第一半导体逻辑元件，其中，所述第一半导体逻辑元件的所述第一FET是以下之一：结型场效应晶体管、导体绝缘体半导体场效应晶体管、导体半导体场效应晶体管。6.根据权利要求1至4中的任一项所述的第一半导体逻辑元件，其中，所述第一半导体逻辑元件的所述第二FET是以下之一：结型场效应晶体管、导体绝缘体半导体场效应晶体管、导体半导体场效应晶体管。7.根据权利要求3至6中的任一项所述的第一半导体逻辑元件，其中，以下中的至少一个是包括对应于外部栅极的辅助栅极以及对应于栅极的背栅掺杂的耗尽模式导体绝缘体半导体场效应晶体管：所述第一半导体逻辑元件的所述第一FET、所述第一半导体逻辑元件的所述第二FET。8.根据权利要求7所述的第一半导体逻辑元件，其中，-如果所述第一半导体逻辑元件的所述第一FET是耗尽模式导体绝缘体半导体场效应晶体管，则所述第一半导体逻辑元件的所述第一FET的辅助栅极被配置为被偏置，使得无论所述第一半导体逻辑元件的输入被偏置在所述第一半导体逻辑元件的第一输入逻辑电位还是被偏置在所述第一半导体逻辑元件的第二输入逻辑电位，都在所述第一半导体逻辑元件的所述第一FET的外部栅极下面的绝缘体半导体界面处建立一层移动的第二导电类型电荷载流子，并且所述一层移动的第二导电类型电荷载流子用作所述第一半导体逻辑元件的第一栅极的一部分并且从第二导电类型背栅掺杂相反的一侧控制所述第一半导体逻辑元件的第一沟道，以及-如果所述第一半导体逻辑元件的所述第二FET是耗尽模式导体绝缘体半导体场效应晶体管，则所述第一半导体逻辑元件的所述第二FET的辅助栅极被配置为被偏置，使得无论所述输入被偏置在所述第一半导体逻辑元件的第一输入逻辑电位还是被偏置在所述第一半导体逻辑元件的第二输入逻辑电位，都在所述第一半导体逻辑元件的所述第二FET的外部栅极下面的绝缘体半导体界面处建立一层移动的第一导电类型电荷载流子，并且所述一层移动的第一导电类型电荷载流子用作所述第一半导体逻辑元件的第二栅极的一部分并且从第一导电类型背栅掺杂相反的一侧控制所述第一半导体逻辑元件的第二沟道。9.根据权利要求3至6中的任一项所述的第一半导体逻辑元件，其中，-如果包括耗尽模式导体绝缘体半导体场效应晶体管，则栅极包括外部栅极和背栅掺杂两者，-如果包括耗尽模式导体半导体场效应晶体管，则栅极包括外部肖特基栅极和背栅掺杂两者，以及-如果包括具有前栅掺杂和背栅掺杂的耗尽模式结型场效应晶体管，则栅极包括前栅掺杂和背栅掺杂两者。10.根据权利要求3至6中的任一项所述的第一半导体逻辑元件，其中，-如果包括耗尽模式导体绝缘体半导体场效应晶体管，则栅极对应于外部栅极或对应于背栅掺杂，并且其中，栅极仅从栅极所在的一侧控制所述沟道，-如果包括耗尽模式导体半导体场效应晶体管，则栅极对应于外部肖特基栅极或对应于背栅掺杂，并且其中，栅极仅从栅极所在的一侧控制所述沟道，以及-如果包括具有前栅掺杂和背栅掺杂的耗尽模式结型场效应晶体管，则栅极对应于前栅掺杂或对应于背栅掺杂，并且其中，栅极仅从栅极所在的一侧控制所述沟道。11.根据权利要求5和6所述的第一半导体逻辑元件，其中，所述第一半导体逻辑元件的所述第二FET对应于增强模式导体绝缘体半导体场效应晶体管，其中，所述第一半导体逻辑元件的所述第二FET的栅极对应于外部栅极并且所述第一半导体逻辑元件的所述第一FET对应于以下之一：包括至少从两侧限制所述沟道的栅极的耗尽模式结型场效应晶体管、栅极对应于肖特基栅极和背栅掺杂的耗尽模式导体半导体场效应晶体管、对应于以下之一的耗尽模式导体绝缘体半导体场效应晶体管：-对应于辅助栅极的外部栅极，辅助栅极被配置为被偏置，使得无论所述第一半导体逻辑元件的输入被偏置在所述第一半导体逻辑元件的第一输入逻辑电位还是被偏置在所述第一半导体逻辑元件的第二输入逻辑电位，都在所述第一半导体逻辑元件的所述第一FET的外部栅极下面的绝缘体半导体界面处建立一层移动的第二导电类型电荷载流子，并且所述一层移动的第二导电类型电荷载流子用作所述第一半导体逻辑元件的第一栅极的一部分并且从第二导电类型背栅掺杂相反的一侧控制所述第一半导体逻辑元件的第一沟道，-对应于外部栅极和背栅掺杂的栅极。12.根据权利要求1至11中的任一项所述的第一半导体逻辑元件，其中，第一导电类型是p型并且第二导电类型是n型。13.根据权利要求1至11中的任一项所述的第一半导体逻辑元件，其中，第一导电类型是n型并且第二导电类型是p型。14.一种逻辑电路，包括至少一个第二半导体逻辑元件和根据权利要求1至11中的任一项所述的至少一个第一半导体逻辑元件；所述第二半导体逻辑元件包括：第二导电类型的场效应晶体管，在下文被称为所述第二半导体逻辑元件的第一FET；以及第一导电类型的场效应晶体管，在下文被称为所述第二半导体逻辑元件的第二FET；其中所...

【专利技术属性】
技术研发人员：阿尔托·奥罗拉，
申请(专利权)人：亥伯龙半导体公司，
类型：发明
国别省市：芬兰,FI