基于Labview的芯片级ESD自动化测试系统技术方案

本发明专利技术涉及模拟集成电路领域，为提出使用软件Labview采用串口通信等方式开展相关单元模块的设计，完成全自动的ESD测试系统，提高ESD测试的精度与可信度并减少测试时间。为此，本发明专利技术采用的技术方案是，基于Labview的芯片级ESD自动化测试方法，采用静电释放ESD测试板模拟实际的系统环境，芯片引脚接上拉电阻或下拉电阻模拟实际的负载情况，以晶体振荡器作为时钟源进行测试，测试引脚类型包括电源、通用输入输出GPIO引脚两种，在测试过程中需要在每一个选定引脚处施加接触放电脉冲，施加的接触放电脉冲电压从1kV直到8kV。本发明专利技术主要应用于集成电路测试场合。

【技术实现步骤摘要】
基于Labview的芯片级ESD自动化测试系统
本专利技术涉及模拟集成电路领域，特别涉及芯片级静电释放防护能力测试，使用Labview程控测试仪器构建ESD(静电释放)自动化测试系统。
技术介绍
如今，电子产业蓬勃发展，与此同时，超大规模集成电路工艺也日趋完善。各种器件的特征尺寸也逐渐变小，目前已达到深亚微米等级。器件尺寸的减小在降低了芯片制造成本的同时，也使集成电路的性能及运行速度显著提高。但也出现了弊端：器件尺寸的降低使集成电路的抗静电放电能力减弱。尤其对于一些静电敏感器件，尺寸的降低使我们对于器件可靠性的要求越来越高。静电释放目前被认为是芯片潜在质量问题杀手，静电放电的能量可导致芯片内部电路损坏，造成难被发现的软击穿现象，进而出现设备性能下降、数据丢失等问题，甚至使电子产品完全损毁。由于传统的ESD测试步骤复杂，且由于重复机械的测试动作非常耗费时间精力。采用Labview控制仪器搭建自动化测试平台可以减少人工的干涉，并且减少测试的误差，达到高效、快速测试的目的。而且由于静电击穿试验具有重复性，采用Labview搭建自动测试系统可以根据测试要求进行测试次数、电压的设置，更加省时省力，并提高测试的精度与可信度。目前程控仪器的已经成为了现代电子测试必不可少的部分，它使得传统硬件手动测试的形式产生改变，可以充分发挥计算机具备的功能，具有更加强大的拓展性与适用范围，对科研发展具有很重要的意义。参考文献[1]雷磊,周永平,张宝华,等.ESD对电子设备的危害及防护[J].装备环境工程,2007,4(2):81-84.[2]Lee.ESDmeasurementmethodsforcarriertapepackingmaterialforESDSsemiconductordevice[J].2012:1-10.[3]薛纯,王耀军.静电放电危害及防护技术研究[J].科技信息,2010(31):498-499。
技术实现思路
为克服现有技术的不足，解决静电放电测试中繁琐且重复性高的问题，本专利技术旨在提出使用软件Labview采用串口通信等方式开展相关单元模块的设计，完成全自动的ESD测试系统，提高ESD测试的精度与可信度并减少测试时间。为此，本专利技术采用的技术方案是，基于Labview的芯片级ESD自动化测试方法，采用静电释放ESD测试板模拟实际的系统环境，芯片引脚接上拉电阻或下拉电阻模拟实际的负载情况，以晶体振荡器作为时钟源进行测试，测试引脚类型包括电源、通用输入输出GPIO引脚两种，在测试过程中需要在每一个选定引脚处施加接触放电脉冲，施加的接触放电脉冲电压从1kV直到8kV，每一个电压电平都进行三次注入测试，若测试级别达到上限后且没有损坏，测试将进入另一个选定的引脚。具体测试流程如下：首先对芯片引脚施加正向的1kV脉冲，连续施加三次，如果芯片仍正常工作，则再进行三次负向的静电击穿，记录该结果，以此类推从1kV增加静电脉冲等级，若芯片在5kV时出现问题，则记录5kV时最坏的击穿结果，且停止6kV、7kV、8kV的测试，直接记录为芯片已失效，选取其他的芯片继续进行测试。借助于串行总线控制仪器、虚拟仪器软件架构VISA模块、仪器驱动模块和仪器功能模块进行测试。本专利技术的特点及有益效果本专利技术为确保静电的释放过程与实际使用环境中遭遇的情况更加吻合，并针对现有的芯片级测试方法的不足，对芯片级测试方法进行优化设计，搭建了芯片ESD测试的系统级环境。待测芯片的引脚被系统级的静电放电脉冲直接击穿，这种测试方法比传统的系统级测试更加严苛，能够提高芯片在系统级别使用过程中的鲁棒性。为待测芯片同时提供软件条件与硬件条件，使芯片在设计开发阶段就能检测出在系统级应用时会产生的问题，满足在系统级测试中的要求，采用程控仪器构建自动化测试系统，使芯片的ESD测试能够实现全自动、高精度的完成。附图说明图1芯片级ESD测试系统平台。图2测试板顶层(左)，测试板底层(右)。图3自动化测试系统构成图。图4自动化测试系统结构框图。图5程控直流电源程序框图。图6静电试验器各种事件分支，其中图6(a)“放电模式”事件分支；图6(b)“开始”事件分支；图6(c)“停止”事件分支。具体实施方式静电释放过程是指静电电荷的转移导致芯片内部电路产生损坏。集成电路器件的ESD过程分为两种类型：电压型和功率型。电压型是指芯片的栅极氧化层由于尺寸缩小、变薄，会发生击穿，在击穿后形成针状小孔，氧化层击穿使芯片的栅、源或栅、漏之间发生短路故障；功率型是指芯片的金属化薄膜铝条由于静电击穿被熔断，使栅极或源极产生开路。首先进行硬件测试。单独的芯片并不能进行系统级别的测试，因此搭建芯片ESD测试的系统级环境，如图1所示。测试系统平台包括：ESD静电试验枪(ESS-2000AX)、测试板、交流电源、上拉电阻等。测试原理如下：采用ESD测试板(如图2)模拟实际的系统环境，芯片引脚接10kΩ的上拉电阻或下拉电阻模拟实际的负载情况。测试在室温+25℃下进行，以20MHz的晶体振荡器作为时钟源进行测试，总线频率为75MHz。测试供应的电源是受限制的台式电源。测试引脚类型包括两种，红色表示电源引脚，绿色表示特殊的GPIO引脚，复位引脚和普通引脚。在测试过程中每个待测试的引脚都有五个芯片样品，需要在每一个选定引脚处施加接触放电脉冲。施加的ESD电压从1kV直到8kV。每一个电压电平都进行三次注入测试。若测试级别达到上限后且没有损坏，测试将进入另一个选定的引脚。具体硬件测试流程如下：首先对芯片引脚施加正向的1kV脉冲，连续施加三次，如果芯片仍正常工作，则再进行三次负向的静电击穿，记录该结果。以此类推从1kV增加静电脉冲等级，若芯片在5kV时出现问题，则记录5kV时最坏的击穿结果，且停止6kV、7kV、8kV的测试，直接记录为芯片已失效，选取其他的芯片继续进行测试。手动测试平台搭建后，使用Labview软件控制可编程仪器，进行ESD自动化测试系统构建。它与传统的测试方式有所不同，摒弃了繁琐的人工测试仪器操作。自动化测试系统构成如图3所示，将程控仪器与Labview控制的上位机、总线接口以及测控对象结合在一起，实现自动化测试。总线技术使上位机与测控对象直接进行信息交流，使测试系统的结构更加优化。本系统采用串口通信实现ESD测试指令的收发，自动测试系统逻辑结构如图4所示，包括串行总线控制仪器41、VISA(虚拟仪器软件架构)模块42、仪器驱动模块43、仪器功能模块44和测试管理模块45。串行总线控制仪器41对整体系统模块进行总线控制；VISA(虚拟仪器软件架构)模块42完成ESD自动测试程控仪器的Labview指令编写；仪器驱动模块43对ESD静电试验枪的仪器功能模块44进行上电驱动；仪器功能模块44对待测芯片施加ESD电压；测试管理模块45对测试结果进行数据通信与存储。具体ESD自动化测试过程如下：首先通过串行总线控制仪器41对ESD自动化测试系统进行总线仲裁、数据校验等功能，VISA(虚拟仪器软件架构)模块42发送指令进行ESD测试功能选择，指令传输至仪器驱动模块43驱动仪器功能模块44进行ESD上电，最终测试结果传输至测试管理模块45进行分析、存储。需要编写的Labview程控仪器模块包括两部分。第一本文档来自技高网...

【技术保护点】
1.一种基于Labview的芯片级ESD自动化测试方法，其特征是，采用静电释放ESD测试板模拟实际的系统环境，芯片引脚接上拉电阻或下拉电阻模拟实际的负载情况，以晶体振荡器作为时钟源进行测试，测试引脚类型包括电源、通用输入输出GPIO引脚两种，在测试过程中需要在每一个选定引脚处施加接触放电脉冲，施加的接触放电脉冲电压从1kV直到8kV，每一个电压电平都进行三次注入测试，若测试级别达到上限后且没有损坏，测试将进入另一个选定的引脚。

【技术特征摘要】
1.一种基于Labview的芯片级ESD自动化测试方法，其特征是，采用静电释放ESD测试板模拟实际的系统环境，芯片引脚接上拉电阻或下拉电阻模拟实际的负载情况，以晶体振荡器作为时钟源进行测试，测试引脚类型包括电源、通用输入输出GPIO引脚两种，在测试过程中需要在每一个选定引脚处施加接触放电脉冲，施加的接触放电脉冲电压从1kV直到8kV，每一个电压电平都进行三次注入测试，若测试级别达到上限后且没有损坏，测试将进入另一个选定的引脚。2.如权利要求1所述的基于Labview的芯片级ESD自动化测...

【专利技术属性】
技术研发人员：赵毅强，王佩瑶，赵公元，夏显召，高曼，
申请(专利权)人：天津大学，
类型：发明
国别省市：天津,12