堆叠嵌入式封装结构制造技术

本实用新型专利技术揭示了一种堆叠嵌入式封装结构，封装结构包括：封装基板，具有相对设置的基板上表面及基板下表面，封装基板具有腔室；第一芯片，设置于腔室内，第一下表面具有若干第一电极；第二芯片，设置于封装基板的上方，第二下表面具有若干第二电极；若干互连结构，用于导通若干第一电极及若干第二电极，且部分互连结构贯穿第一芯片而导通第一电极。本实用新型专利技术利用封装技术将两个不同的芯片封装于同一封装基板，可以实现多芯片的高度集成，提高封装基板的利用率，且将半导体芯片封装及半导体封装体同时在封装基板完成封装加工，省略了两者复杂、繁琐的标准和工艺对接，减少电子制造的流通中转，节约人力物力，可进一步降低电子产品的成本。

【技术实现步骤摘要】
堆叠嵌入式封装结构
本技术涉及半导体封装领域，尤其涉及一种堆叠嵌入式封装结构。
技术介绍
堆叠式半导体芯片封装是实现微型高密度系统级封装的一种重要3D封装形式，它有利于提高封装集成度和封装器件性能。目前，业内有如下主要结构和工艺方法实现堆叠式芯片互连：(1)首先完成裸芯片的多层堆叠，再通过引线的方式进行相关多芯片电气互连以完成基本的堆叠芯片系统互连；(2)半导体封装器件在线路板上的组装通常采用表面贴装工艺完成。上述现有工艺存在的不足之处在于：(1)半导体电子封装和半导体封装器件之间对接标准和工艺是复杂和繁琐的；(2)在表面贴装上，通常通过焊锡连接将半导体封装器件与线路板进行电气互连；(3)目前表面贴装的焊锡连接需要半导体封装器件的焊盘和焊盘间距较大，如焊盘/间距分别为280微米/400微米，不够精密，而且焊锡连接需要进行较为复杂的焊锡回流工艺控制；(4)半导体封装器件在线路板上使用表面贴装的方式进行组装，由于半导体封装器件面积加大，将占据线路板较大的表面面积，阻碍半导体封装器件组装的微型化发展。
技术实现思路
本技术的目的在于提供一种堆叠嵌入式封装结构。为实现上述技术目的之一，本技术一实本文档来自技高网...

【技术保护点】
1.一种堆叠嵌入式封装结构，其特征在于，包括：封装基板，具有相对设置的基板上表面及基板下表面，所述封装基板具有腔室；第一芯片，设置于所述腔室内，所述第一芯片具有相对设置的第一上表面及第一下表面，所述第一上表面与所述基板上表面位于同侧，且所述第一下表面具有若干第一电极；第二芯片，设置于所述封装基板的上方，所述第二芯片具有相对设置的第二上表面及第二下表面，所述第二下表面与所述基板上表面面对面设置，且所述第二下表面具有若干第二电极；若干互连结构，用于导通若干第一电极及若干第二电极，且部分所述互连结构贯穿所述第一芯片而导通第一电极。

【技术特征摘要】
1.一种堆叠嵌入式封装结构，其特征在于，包括：封装基板，具有相对设置的基板上表面及基板下表面，所述封装基板具有腔室；第一芯片，设置于所述腔室内，所述第一芯片具有相对设置的第一上表面及第一下表面，所述第一上表面与所述基板上表面位于同侧，且所述第一下表面具有若干第一电极；第二芯片，设置于所述封装基板的上方，所述第二芯片具有相对设置的第二上表面及第二下表面，所述第二下表面与所述基板上表面面对面设置，且所述第二下表面具有若干第二电极；若干互连结构，用于导通若干第一电极及若干第二电极，且部分所述互连结构贯穿所述第一芯片而导通第一电极。2.根据权利要求1所述的堆叠嵌入式封装结构，其特征在于，所述第一上表面与所述基板上表面齐平。3.根据权利要求1所述的堆叠嵌入式封装结构，其特征在于，所述基板下表面的一侧具有若干外部引脚，所述封装基板具有若干通孔，所述互连结构通过所述通孔而导通所述第一电极、所述第二电极及所述外部引脚。4.根据权利要求3所述的堆叠嵌入式封装结构，其特征在于，所述互连结构包括金属柱及电镀层结构，所述金属柱连接于所述第二电极的下方，所述电镀层结构包括相互导通的上重布线层及下重布线层，所述上重布线层位于所述封装基板的上方且连接所述金属柱，且所述上重布...

【专利技术属性】
技术研发人员：蔡亲佳，
申请(专利权)人：蔡亲佳，
类型：新型
国别省市：江苏,32