解调模块、解调电路及高频读卡器制造技术

本发明专利技术公开了一种解调模块、解调电路及高频读卡器，解调模块包括I路信号输入端、Q路信号输入端、解调结果输出端、标准波形产生电路、I路相关器组、Q路相关器组和数字解调电路；I路相关器组和Q路相关器组的相关区间均为n*T；I路相关器组和Q路相关器组分别包括2

【技术实现步骤摘要】
解调模块、解调电路及高频读卡器
本专利技术涉及高频读卡器
，特别涉及一种用于ISO14443A型卡的解调模块、解调电路及高频读卡器。
技术介绍
非接触式卡目前广泛应用与支付、门禁等领域，该卡种在13.56MHz(兆赫兹)的高频频段上存在例如ISO14443等若干种国际标准。高频读卡器是一种用于和非接触式卡进行数据交换的设备，其内部包括解调电路，该解调电路用于对卡发出的调制信号进行解调，以还原出原始数据。通常高频读卡器收到的调制信号的波形会根据工作环境不同而发生变化，例如接收距离的远近、信道受到干扰等因素都会影响到该调制信号的信噪比。目前针对ISO14443A型卡而言，一种常用的解调电路通常包括IQ(同相正交)信号产生电路和解调模块，具体为先通过IQ信号产生电路将接收到的调制信号生成I路和Q路共两路信号，然后再通过解调模块对I路和Q路信号进行解调以确定收到的每bit(比特)周期的调制信号是表示'0'还是'1'。其中，IQ信号产生电路具体用于对接收到的调制信号进行采样、滤波、放大、量化操作，以得到输出的离散数字序列，在理想情况下该离散数字序列包括两种，分别为《ISO/IECFDIS本文档来自技高网...

【技术保护点】
1.一种解调模块，其特征在于，包括I路信号输入端、Q路信号输入端、解调结果输出端、标准波形产生电路、I路相关器组、Q路相关器组和数字解调电路；所述I路信号输入端用于与外部的IQ信号产生电路的I路信号输出端电连接，所述Q路信号输入端用于与所述IQ信号产生电路的Q路信号输出端电连接，所述IQ信号产生电路用于将ISO14443A型卡发出的调制信号生成I路信号序列和Q路信号序列，所述I路信号序列和所述Q路信号序列的比特周期设为T；所述I路相关器组和所述Q路相关器组的相关区间均为n*T，n为大于1的自然数；所述I路相关器组和所述Q路相关器组分别包括2n个相关器，每个相关器包括信号输入端、标准波形输入端和...

【技术特征摘要】
1.一种解调模块，其特征在于，包括I路信号输入端、Q路信号输入端、解调结果输出端、标准波形产生电路、I路相关器组、Q路相关器组和数字解调电路；所述I路信号输入端用于与外部的IQ信号产生电路的I路信号输出端电连接，所述Q路信号输入端用于与所述IQ信号产生电路的Q路信号输出端电连接，所述IQ信号产生电路用于将ISO14443A型卡发出的调制信号生成I路信号序列和Q路信号序列，所述I路信号序列和所述Q路信号序列的比特周期设为T；所述I路相关器组和所述Q路相关器组的相关区间均为n*T，n为大于1的自然数；所述I路相关器组和所述Q路相关器组分别包括2n个相关器，每个相关器包括信号输入端、标准波形输入端和相关结果输出端，每个相关器用于将所述信号输入端和所述标准波形输入端输入的两个信号进行互相关计算并输出计算结果至所述相关结果输出端，所述相关结果输出端输出至所述数字解调电路；所述标准波形产生电路用于产生2n个标准波形，所述标准波形的时间宽度为n*T，所述2n个标准波形分别一一对应所述I路信号序列或所述Q路信号序列的n比特周期的所有情况的理想波形；所述数字解调电路用于识别出所有所述相关结果输出端输入的值中大于预设阈值的所述相关结果输出端作为目标输出端，所述数字解调电路还用于将所述目标输出端对应的所述相关器所连接的所述标准波形输出至所述解调结果输出端；所述I路相关器组的所有信号输入端均与所述I路信号输入端电连接，所述第二相关器组的所有信号输入端均与所述Q路信号输入端电连接；所述2n个标准波形与所述第一相关器组的所有标准波形输入端一一对应地电连接；所述2n个标准波形与所述第二相关器组的所有标准波形输入端一一对应地电连接。2.如权利要求2所述的解调模块，其特征在于，所述两个信号进行互相关计算时每比特周期采用大于等于16个采样点进行互...

【专利技术属性】
技术研发人员：丁毅岭，李国宏，
申请(专利权)人：上海华虹计通智能系统股份有限公司，
类型：发明
国别省市：上海,31