一种基于FPGA的无线触发系统及方法技术方案

一种基于FPGA的无线触发系统及方法，属于触发控制领域。本发明专利技术无线触发系统主要包括FPGA基带处理模块、D/A数模转换模块、射频收发模块、A/D模数转换模块、电源模块；FPGA基带处理模块产生的BPSK‑OFDM信号经过D/A数模转换模块及射频收发模块上变频至2.4GHz通过天线发射，接收天线将接收到的信号经射频收发模块下变频变回基带信号，再经A/D模数转换模块传给FPGA，FPGA对接收到的信号与本地信号进行快速滑动相关检测并判决，如果相关检测结果大于设定阈值则触发。本发明专利技术采用无线触发方式，对环境适应性强，应用范围广；选择相关特性良好的码组ZCZ码作为触发信号，不易受噪声干扰，检测成功率高；接收端采用“边接收边检测”机制，数据接收和检测同时完成，极大缩短触发时间。

A Wireless Trigger System and Method Based on FPGA

A wireless trigger system and method based on FPGA belongs to the field of trigger control. The wireless trigger system of the invention mainly includes the baseband processing module of the FPGA, the D/A digital-to-analog conversion module, the radio frequency transceiver module, the A/D analog-to-digital conversion module and the power supply module; the BPSK OFDM signal generated by the baseband processing module of the FPGA is up-converted to 2.4 GHz by the D/A digital-to-analog conversion module and the radio frequency transceiver module, and the received signal is downconverted to 2.4 GHz by the receiving Antenn The baseband signal is returned and transmitted to the FPGA through A/D analog-to-digital conversion module. The received signal and the local signal are detected and judged by the FPGA, and triggered if the correlation detection results are greater than the set threshold. The invention adopts wireless triggering mode, which has strong adaptability to the environment and wide application range; chooses ZCZ codes with good correlation characteristics as triggering signals, which are not easily disturbed by noise and have high detection success rate; and adopts the mechanism of \while receiving while detecting\ at the receiving end, which can complete data receiving and detection simultaneously and greatly shorten the triggering time.

【技术实现步骤摘要】
一种基于FPGA的无线触发系统及方法
本专利技术属于触发控制领域，具体涉及一种基于FPGA的无线触发系统及方法。
技术介绍
在一些危险性比较高的领域、不便于有线布线的场所、对移动性能要求比较高的场合以及分布较广的应用场所，传统的有线触发已无法满足系统的需求。随着无线通信技术的进步，在各个领域中对于无线触发和控制技术的需求在逐步提高。在某些特定领域，无线触发和控制技术往往对于系统的同步性和数据传输的可靠性提出了更高的要求。例如在陆地地震勘探工作中，由于地形复杂作业范围广，采用有线传输很不方便，而在很多场合下，无线触发控制技术可以成为大面积探测器网络布置、时钟同步、触发控制的重要辅助系统，具有重要且广泛的潜在应用价值。且无线触发系统功能强大，具有可灵活组合、可扩展性好、可靠性高、触发延时短、能够全天候等优点。现有的无线触发控制系统中，往往采用单片机、DSP等作为遥控系统的控制单元，但由于其自身工作特点，往往对于精确的定时控制以及并行处理能力上比FPGA弱。随着FPGA等可编程逻辑器件的发展，为无线数据可靠传输提供了良好的实现平台。
技术实现思路
本专利技术的目的在于提供一种基于FPGA的无线触发系统及方法。本专利技术的目的是这样实现的：一种基于FPGA的无线触发系统，主要包括FPGA基带处理模块、D/A数模转换模块、射频收发模块、A/D模数转换模块、电源模块；FPGA基带处理模块产生数字基带信号并将其传递给D/A数模转换模块，D/A数模转换模块将数字基带信号转换为基带模拟信号并将基带模拟信号传给射频收发模块，射频收发模块将基带模拟信号上变频后变为射频信号并经天线发射出去；发射信号经信道后传输给射频收发模块由其接收，射频收发模块将接收到的射频信号下变频为基带模拟信号并将其传递给A/D模数转换模块，A/D模数转换模块将基带模拟信号转换为数字基带信号并将其传递给FPGA基带处理模块；FPGA基带处理模块对接收到的数字基带信号进行处理；电源模块分别与FPGA基带处理模块、D/A数模转换模块、A/D模数转换模块、射频收发模块连接为其供电。本专利技术还包括超低抖动时钟模块，超低时钟抖动模块为D/A数模转换模块和A/D模数转换模块提供时钟。本专利技术还包括高速ADC驱动器和高速DAC缓冲器，D/A数模转换模块通过高速DAC缓冲器与射频收发模块相连，射频收发模块通过高速ADC驱动器与A/D模数转换模块相连。一种基于FPGA的无线触发方法，包括以下步骤：发送端：(1)确定OFDM调制的子通道数m以及每个通道调制的比特数n，设码元宽度为T；(2)基于OFDM调制的子通道数m，产生m个子载波频率f＝[f1,f2,…,fm]，第i个子载波频率c取值为一常数整数，用以调节每个码元里载波的周期数；(3)选择具有良好相关特性的码字作为触发信号，将其串并转换为m路，m路二进制比特信息与产生的m个子载波频率一对一映射，通过BPSK调制得到第i路调制信号波形为si(t)＝xi×cos(2πfit)，其中xi为第i路二进制比特流映射的符号信息，数字0映射为+1,数字1映射为-1；t∈[0,nT]；(4)将m路调制信号波形叠加成一路串行信号(5)数字串行信号经过D/A数模转换模块后变为模拟信号，再经过射频收发模块上变频到2.4GHz经天线发送出去；接收端：(6)接收到的射频信号经过下变频转换为基带模拟信号，再经过A/D模数转换模块转换为基带数字信号，设采样率为fs；(7)在FPGA一个时钟周期内，将接收到的数字信号与步骤(4)产生的m路调制信号分别求互相关，将m路互相关结果叠加求和；接收序列r(k)与第i路调制序列si(k)的互相关表示为m路互相关结果求和公式为(8)求和结果与设定阈值相比，若大于设定阈值，则触发完成；否则，在下一个时钟周期内，重复步骤(7)，直到触发完成。所述的触发信号为ZCZ码或其他具有良好相关特性的序列。所述天线为基于OFDM的单个天线发射单个天线接收，或者为基于MIMO的多个天线发射多个天线接收。本专利技术的有益效果在于：1.采用无线触发方式，对环境适应性强，应用范围广；2.选择相关特性良好的码组作为触发信号，同一码组的自相关结果有一尖锐峰值，而不同码组的互相关结果为零，且不易受噪声干扰，检测成功率高；3.在接收端采用“边接收边检测”机制，数据接收和检测同时完成，使得延时缩短，能够在几微秒时间里完成触发。附图说明图1为本专利技术的硬件系统结构图；图2为本专利技术方法系统框图；图3为本专利技术BPSK-OFDM信号相关结果仿真图；图4为基于匹配滤波器的相关检测快速搜索捕获框图；图5为ZCZ码相关特性仿真图，(a)为ZCZ码的自相关曲线，(b)为ZCZ码的互相关曲线。具体实施方式下面结合附图对本专利技术进一步详细说明。具体实施例1基于OFDM的无线触发系统的硬件结构如图1所示，主要包括FPGA主控模块、超低时钟抖动模块、高速ADC和DAC混合信号前端、高速ADC驱动器、高速DAC缓冲器、射频信号收发和电源模块。其中高速ADC和DAC混合信号前端包括D/A数模转换模块和A/D模数转换模块，超低时钟抖动模块为高速ADC和DAC混合信号前端提供时钟，电源模块为其他所有模块供电。假设发送16bit码，经串并转换为4bit*4路的并行码，经过BPSK映射后，将四路并行码分别调制4M、8M、12M、16M的正交载波，将四路并行调制信号相加得到一路串行数据发送到信道中，信道模拟加入高斯白噪声，接收端将接收到的串行数据与本地四路调制信号进行互相关计算，再将互相关结果求和，得到总的相关结果，过程如图2所示，通过仿真得到相关结果如图3所示，由图3可知，相关结果有明显的峰值，因此设立合理的阈值，通过与之比较判决是否完成触发。相关检测通过匹配滤波器完成峰值的快速搜索捕获，搜索框图如图4所示。在第一个时钟周期内，数字输入信号首先输入到N个寄存器M1的最左端，寄存器M2中存有本地序列，同时寄存器M1与寄存器M2存储单元的值并行相乘并把相乘结果输入到多输入累加器内求累加和，累加结果传输到判决器内与设定门限值进行比较，若超过门限值，则认为接收序列与本地序列相关，主机与从机匹配，触发完成；否则在第二个时钟周期内先将寄存器M1存储单元的值整体右移一个存储单元，然后将输入信号存储到寄存器M1最左端的存储单元内，接着再对M1和M2对应存储单元进行相乘和累加运算，经过判决过程后，若累加结果仍未超过门限值，则在下一个时钟周期内重复第二个周期的运行过程，直到累加结果超过门限值为止。当信号刚好完全进入寄存器M1时即可通过积分检测判断是否触发。OFDM技术将信号调制到多路正交载波上，载波的正交性保证了子载波间不会存在相互干扰，通过多路载波调制能够提高频谱利用率、增大系统容量，相对于单载波调制而言，在传输相同数量符号情况下能减少触发时间。具体实施例2上述具体实施例1是基于OFDM的单天线收发系统，在此基础上，引入多天线发送多天线接收系统，即在OFDM技术的基础上引入MIMO技术，得到基于MIMO-OFDM的无线触发系统。以两根发送天线、两根接收天线为例，若两根天线同时同频发射，则两根天线发射的信号易受到相互之间的干扰，为了克服这种干扰，必须保证两根天线上发送的码的正交性，即一根天线上发射的码与另一根天线上本文档来自技高网...

【技术保护点】
1.一种基于FPGA的无线触发系统，其特征在于：主要包括FPGA基带处理模块、D/A数模转换模块、射频收发模块、A/D模数转换模块、电源模块；FPGA基带处理模块产生数字基带信号并将其传递给D/A数模转换模块，D/A数模转换模块将数字基带信号转换为基带模拟信号并将基带模拟信号传给射频收发模块，射频收发模块将基带模拟信号上变频后变为射频信号并经天线发射出去；发射信号经信道后传输给射频收发模块由其接收，射频收发模块将接收到的射频信号下变频为基带模拟信号并将其传递给A/D模数转换模块，A/D模数转换模块将基带模拟信号转换为数字基带信号并将其传递给FPGA基带处理模块；FPGA基带处理模块对接收到的数字基带信号进行处理；电源模块分别与FPGA基带处理模块、D/A数模转换模块、A/D模数转换模块、射频收发模块连接为其供电。

【技术特征摘要】
1.一种基于FPGA的无线触发系统，其特征在于：主要包括FPGA基带处理模块、D/A数模转换模块、射频收发模块、A/D模数转换模块、电源模块；FPGA基带处理模块产生数字基带信号并将其传递给D/A数模转换模块，D/A数模转换模块将数字基带信号转换为基带模拟信号并将基带模拟信号传给射频收发模块，射频收发模块将基带模拟信号上变频后变为射频信号并经天线发射出去；发射信号经信道后传输给射频收发模块由其接收，射频收发模块将接收到的射频信号下变频为基带模拟信号并将其传递给A/D模数转换模块，A/D模数转换模块将基带模拟信号转换为数字基带信号并将其传递给FPGA基带处理模块；FPGA基带处理模块对接收到的数字基带信号进行处理；电源模块分别与FPGA基带处理模块、D/A数模转换模块、A/D模数转换模块、射频收发模块连接为其供电。2.根据权利要求1所述的一种基于FPGA的无线触发系统，其特征在于：还包括超低抖动时钟模块，超低时钟抖动模块为D/A数模转换模块和A/D模数转换模块提供时钟。3.根据权利要求1所述的一种基于FPGA的无线触发系统，其特征在于：还包括高速ADC驱动器和高速DAC缓冲器，D/A数模转换模块通过高速DAC缓冲器与射频收发模块相连，射频收发模块通过高速ADC驱动器与A/D模数转换模块相连。4.一种基于FPGA的无线触发方法，其特征在于，包括以下步骤：发送端：(1)确定OFDM调制的子通道数m以及每个通道调制的比特数n，设码元宽度为T；(2)基于OFDM调制的子通道数m...

【专利技术属性】
技术研发人员：蒋伊琳，张佳，郜丽鹏，赵忠凯，
申请(专利权)人：哈尔滨工程大学，
类型：发明
国别省市：黑龙江,23