一种NB-loT系统中下行主同步信号精同步的检测和估计方法技术方案

本发明专利技术公开了一种NB‑loT系统中下行主同步信号精同步的检测和估计方法，包括如下步骤：(1)空口接收机采用1.92MHz的采样速率得到时域采样序列；(2)终端接收机进行NPSS粗同步估计；(3)根据步骤(2)中粗同步估计出的时偏和频偏结果在1.92Msps采样率下进行二次精同步，使用NPSS序列与本地序列进行自相关操作；本地序列使用整数倍频偏生成，根据峰值位置最大值确定精确时偏和整数倍频偏。本发明专利技术的有益效果为：精同步采用先累加后相关操作，从而降低了存储量；精同步采用基于两个加法器和一个乘法器的流水线结构减小了计算量和存储大小；精同步频偏估计采用存储一组本地序列并进行迭代更新来替代多组本地序列，从而降低了存储量。

【技术实现步骤摘要】
一种NB-loT系统中下行主同步信号精同步的检测和估计方法
本专利技术涉及蜂窝窄带物联网NB-loT
，尤其是一种NB-loT系统中下行主同步信号精同步的检测和估计方法。
技术介绍
NB-IoT技术是IoT领域一个新兴的技术，支持低功耗设备在广域网的蜂窝数据连接。NB-IoT技术是针对窄带、低速业务场景全新定义的通信协议。其相对于LTE协议来说在物理层进行了全新设计，其中对于基站下行发送信号来说，主辅同步信号虽然依然采用ZC序列，然而由于带宽等参数的变化，信号序列和结构都发生了较大变化，而针对NB-IoT下行信号的检测也成为研究热点之一。由于NPSS粗同步是在240KHz上进行的，因此其得到的时偏在工作频率1.92MHz下的精度来看存在前后8个采样点的误差。同时，粗同步在240KHz下采样做间隔为17点的差分，当差分两点的相位差为2π的整数倍时，该算法无法检测出相位为2π的整数倍频偏，因此其频偏估计的精度范围被限制在(-8/17,8/17)×15KHz区间中。同步的实际频偏往往大于此范围，所以精同步除了要完成1.92MHz下的时间同步外，还需要完成整数倍频偏的纠正。NB-IoT系统中的NPSS序列由Zadoff-Chu序列生成。Zadoff-Chu有非常良好的循环自相关性，即基于同一组基序列的Zadoff-Chu序列同其每个循环移位得到的序列都是正交的(相关为0)。同时，基于同步基序列的Zadoff-Chu序列同样正交。同时，Zadoff-Chu序列为恒幅相位跳变的序列，该序列经过FFT/IFFT变换以后依然能保持恒幅的特性。由于Zadoff-Chu有以上理想的特性，因此该序列在LTE和NB-IoT标准中被广泛采用。相对于LTE的更大带宽(主同步信号占据1.08Mhz)的带宽，即6个RB共72个子载波(66个载波发送有效信号)，NB-IoT同步信号的最大带宽仅为1个RB共12个子载波(11个载波发送有效信号)。考虑到检测信噪比，因此NB-IoT在时域上延展了10个符号，即在时/频域上分别都有11个RE(resourceelement)资源组成的方块。在ZC序列的选择方面，采用了短ZC序列的方式，即每个符号下使用相同的11点的ZC序列，再在不同符号下使用扰码(codecover)进行极性变换进行进一步加扰。每个符号(从符号3开始)发送的数据为发送ZC序列用dl(n)表示为如下公式，其中u等于5，n表示频域标示符。生成ZC序列映射到该符号下的0～10号载波下。这样经过映射以后得到11*11的方阵。再逐符号执行IFFT以及插入循环前缀(CP)后形成时域波形。不同符号之间，使用如下的code-cover码进行区分，code-cover码用Sii＝3,...,13表示。对每个符号的时域信号乘以对应的扰码值。根据Zadoff-Chu序列的特性，NB-IoT终端采用相关检测的方式进行检测。该相关检测器可以设计在时域，也可以设计在频域，然而由于在符号未同步的情况下，滑窗逐点FFT将大大提升复杂度，因此大部分方法均在时域中进行估计。不同的在NPSS定时同步中，用户预先端储存本地的复数NPSS序列，与接收数据进行滑动相关，通过相关输出模值的峰值，从而完成NPSS的定时同步。精同步原理采用接收序列与本地生成序列进行互相关，根据互相关峰值计算时偏和频偏。在1.92MHz采样率下去除CP后一个符号的序列长度为128点。假设接收到的序列γ(τ)＝[R1R2…R10R11]其中，Rii＝1,…,11表示一个OFDM符号时域的采样点，长度为128点的向量Ri＝[r1,r2,…r128]。本地序列为η＝[S1S2…S10S11]，其中Sii＝1,…,11是长度为128点的时域信号，Si＝[s1,s2,…s128]接收序列与本地序列互相关得到的结果为ρ(τ)假设接收序列的起始位置τ和整数倍频偏，去除CP后组成1408长的序列，与本地生成的长度为1408的时域序列互相关，找出互相关的峰值，从而得到时偏和频偏估计结果。该算法每次需要计算不同的起始位置和整数倍频偏的序列值，序列存储大，算法复杂度高，不利于硬件实现。
技术实现思路
本专利技术所要解决的技术问题在于，提供一种NB-loT系统中下行主同步信号精同步的检测和估计方法，能够采用流水线的设计结构实现时频偏的初步搜索估计，采用多符号累加的流水线结构减少了后续的计算量和存储大小。为解决上述技术问题，本专利技术提供一种NB-loT系统中下行主同步信号精同步的检测和估计方法，包括如下步骤：(1)空口接收机采用1.92MHz的采样速率得到时域采样序列；(2)终端接收机进行NPSS粗同步估计；(3)根据步骤(2)中粗同步估计出的时偏和频偏结果在1.92Msps采样率下进行二次精同步，使用NPSS序列与本地序列进行自相关操作；本地序列使用整数倍频偏生成，根据峰值位置最大值确定精确时偏和整数倍频偏。优选的，步骤(3)中，二次精同步具体包括如下步骤：(31)在NPSS初始粗同步过门限以后，随机启动计时器开启NPSS精同步的操作；计时器记录一个无线帧长度后，于下个无线帧的NPSS起始位置，使能NPSS精同步；(32)NPSS输入时域信号经过两个加法器存储到长度为128+17长的序列中；(33)各个符号之间的累加使用两个加法器逐点进行；其中，第一个加法器负责前128点的第N次累加的；而后一个加法器负责后17点的第N-1次累加；当数据点逐点输入时，前一个加法器实现对应的寄存器中的历史值同当前值的计算，并将计算结果写回到寄存器中更新历史值；当第一个加法器执行完128点后，第一个加法器停止执行，其将等待10或9个采样点后，跳回寄存器初始位置开始下一次累加；而当第一个加法器停止执行后，第二个加法器开始执行操作，其将继续完成17点的累加和更新操作，并等待第一个加法器执行完128点；(34)当11点的OFDM符号的11次累加都结束以后，开始执行预存的本地序列同寄存器中的序列的逐点相乘；其中每一种本地序列5种和一种起始位置17种下的寄存器序列相乘累加后的结果值依序保存到一个85点的buffer中；(35)在85点的缓存中取模，找到最大值后确定整数频偏和时偏结果。优选的，步骤(31)中，初始粗同步的门限值为240kHz。优选的，步骤(34)中，5组整数倍频偏仅保存一组，其他整数倍的频偏的结果通过其同预存的一倍整数频偏的结果逐点相乘后再同接收序列相乘并累加。优选的，步骤(34)中，需要两个长度为128点的缓存器；第一缓存器中存放的是带有2Δf频偏的不包含covercode的本地NPSS时域序列，用d-2ΔfNPSS(t)表示即其中，t取值0-127，表示每个OFDM符号128点的采样长度；第二缓存器中存放的是固定为Δf的频偏的128长度的序列：dΔf(t)＝e-j2π·(Δf)tt＝0,…,127上述两公式相乘，则有同理d-1ΔfNPSS(t)与dΔf(t)相乘一次可以得到频偏为0的本地NPSS时域序列，由此可以计算出频偏为Δf和2Δf的本地NPSS序列；当数据到来时，首先从第一缓存器中取值与接收序列做滑动相关，之后将缓存器中序列与dΔf(t)相乘得到的纠偏序列与接收序列做滑动相关，同时更新第一缓存器的值，循环直到d2Δf本文档来自技高网...

【技术保护点】
1.一种NB‑loT系统中下行主同步信号精同步的检测和估计方法，其特征在于，包括如下步骤：(1)空口接收机采用1.92MHz的采样速率得到时域采样序列；(2)终端接收机进行NPSS粗同步估计；(3)根据步骤(2)中粗同步估计出的时偏和频偏结果在1.92Msps采样率下进行二次精同步，使用NPSS序列与本地序列进行自相关操作；本地序列使用整数倍频偏生成，根据峰值位置最大值确定精确时偏和整数倍频偏。

【技术特征摘要】
1.一种NB-loT系统中下行主同步信号精同步的检测和估计方法，其特征在于，包括如下步骤：(1)空口接收机采用1.92MHz的采样速率得到时域采样序列；(2)终端接收机进行NPSS粗同步估计；(3)根据步骤(2)中粗同步估计出的时偏和频偏结果在1.92Msps采样率下进行二次精同步，使用NPSS序列与本地序列进行自相关操作；本地序列使用整数倍频偏生成，根据峰值位置最大值确定精确时偏和整数倍频偏。2.如权利要求1所述的NB-loT系统中下行主同步信号精同步的检测和估计方法，其特征在于，步骤(3)中，二次精同步具体包括如下步骤：(31)在NPSS初始粗同步过门限以后，随机启动计时器开启NPSS精同步的操作；计时器记录一个无线帧长度后，于下个无线帧的NPSS起始位置，使能NPSS精同步；(32)NPSS输入时域信号经过两个加法器存储到长度为128+17长的序列中；(33)各个符号之间的累加使用两个加法器逐点进行；其中，第一个加法器负责前128点的第N次累加的；而后一个加法器负责后17点的第N-1次累加；当数据点逐点输入时，前一个加法器实现对应的寄存器中的历史值同当前值的计算，并将计算结果写回到寄存器中更新历史值；当第一个加法器执行完128点后，第一个加法器停止执行，其将等待10或9个采样点后，跳回寄存器初始位置开始下一次累加；而当第一个加法器停止执行后，第二个加法器开始执行操作，其将继续完成17点的累加和更新操作，并等待第一个加法器执行完128点；(34)当11点的OFDM符号的11次累加都结束以后，开始执行预存的本地序列同...

【专利技术属性】
技术研发人员：蔡仲斐，杨国敏，桂云松，
申请(专利权)人：苏州优尼赛信息科技有限公司，
类型：发明
国别省市：江苏,32