低电压电荷域采样保持电路制造技术

本发明专利技术属于集成电路设计技术领域，具体为一种低电压电荷域采样保持电路，该电路包括：栅压自举开关Ss1、栅压自举开关Ss2、正端采样电容Cp、负端采样电容Cn、低电压大摆幅电荷传输电路p、低电压大摆幅电荷传输电路n、4个电压传输开关和传输驱动电路。其优点是：本发明专利技术所提供的低电压电荷域采样保持电路，克服了现有电荷域流水线ADC中信号摆幅受限的问题，可以广泛应用于各类电荷域流水线ADC中。

Low Voltage Charge Domain Sampling and Holding Circuit

The invention belongs to the technical field of integrated circuit design, in particular to a low voltage charge domain sampling and holding circuit, which includes gate voltage bootstrap switch Ss1, gate voltage bootstrap switch Ss2, positive sampling capacitor Cp, negative sampling capacitor Cn, low voltage and large swing charge transmission circuit p, low voltage and large swing charge transmission circuit n, four voltage transmission switches and transmission drive circuits. The advantages are that the low voltage charge domain sampling and holding circuit provided by the invention overcomes the problem of limited signal swing in the current charge domain pipeline ADC, and can be widely used in various charge domain pipeline ADC.

【技术实现步骤摘要】
低电压电荷域采样保持电路
本专利技术涉及一种用于电荷域流水线模数转换器的低电压电荷域采样保持电路，属于集成电路
技术背景随着数字信号处理技术的不断发展，电子系统的数字化和集成化是必然趋势。然而现实中的信号大都是连续变化的模拟量，需经过模数转换变成数字信号方可输入到数字系统中进行处理和控制，因而模数转换器在未来的数字系统设计中是不可或缺的组成部分。在宽带通信、数字高清电视和雷达等应用领域，系统要求模数转换器同时具有非常高的采样速率和分辨率。这些应用领域的便携式终端产品对于模数转换器的要求不仅要高采样速率和高分辨率，其功耗还应该最小化。目前，能够同时实现高采样速率和高分辨率的模数转换器结构为流水线结构模数转换器。流水线结构是一种多级的转换结构，每一级使用低精度的基本结构的模数转换器，输入信号经过逐级的处理，最后由每级的结果组合生成高精度的输出。其基本思想就是把总体上要求的转换精度平均分配到每一级,每一级的转换结果合并在一起可以得到最终的转换结果。由于流水线结构模数转换器可以在速度、功耗和芯片面积上实现最好的折中，因此在实现较高精度的模数转换时仍然能保持较高的速度和较低的功耗。现有比较成熟的实现流水线结构模数转换器的方式是基于开关电容技术的流水线结构。基于该技术的流水线模数转换器中采样保持电路和各个子级电路的工作也都必须使用高增益和宽带宽的运算放大器。模数转换器的速度和处理精度取决于所使用高增益和超宽带宽的运算放大器负反馈的建立速度和精度。因此该类流水线结构模数转换器设计的核心是所使用高增益和超宽带宽的运算放大器的设计。这些高增益和宽带宽运算放大器的使用限制了开关电容流水线模数转换器的速度和精度，成为该类模数转换器性能提高的主要限制瓶颈，并且精度不变的情况下模数转换器功耗水平随速度的提高呈直线上升趋势。要降低基于开关电容电路的流水线模数转换器的功耗水平，最直接的方法就是减少或者消去高增益和超宽带宽的运算放大器的使用。电荷域流水线模数转换器就是一种不使用高增益和超宽带宽的运算放大器的模数转换器，该结构模数转换器具有低功耗特性同时又能实现高速度和高精度。电荷域流水线模数转换器采用电荷域信号处理技术。电路中，信号以电荷包的形式表示，电荷包的大小代表不同大小的信号量，不同大小的电荷包在不同存储节点间的存储、传输、加/减、比较等处理实现信号处理功能。通过采用周期性的时钟来驱动控制不同大小的电荷包在不同存储节点间的信号处理便可以实现模数转换功能。在电荷域流水线模数转换器中，各级电荷域流水线子级电路由本级电荷传输控制开关、多个电荷物理存储节点、多个连接到电荷存储节点的电荷存储元件、多个比较器、多个受比较器输出结果控制的基准电荷选择电路在控制时钟的控制下构成。各级流水线子级电路的工作过程中，电荷的传输、加/减、比较量化等功能均围绕各子级的电荷物理存储节点进行。采样保持电路是电荷域流水线ADC的前端电路，在整个电荷域流水线ADC主要起到两个作用：一是采样输入模拟量，二是起到了有效地电路隔离作用，大大减小了比较器回踢噪声(kick-backnoise)对电路的影响，并且能消除子ADC和减法器输入间由于时钟偏移引起的误差。它对整个ADC提供了相对无损的噪声，因此是整个ADC设计中性能要求最高的模块。对于电荷域流水线ADC来说，传统的基于高性能的运放和开关电容采样保持电路无法直接适用。特别是低电压工作条件下，现有的采样保持电路均无法满足需求。因此有必要提供一种适用于低电压工作条件的电荷域采样保持电路。
技术实现思路
本专利技术的目的是克服现有技术中存在的不足，提供一种低电压大摆幅电荷传输电路，是一种适用于普通CMOS工艺的高精度电荷传输电路。按照本专利技术提供的技术方案，其特征是：一种低电压电荷域采样保持电路，其特征是：包括栅压自举开关Ss1、栅压自举开关Ss2、正端采样电容Cp、负端采样电容Cn、低电压大摆幅电荷传输电路p、低电压大摆幅电荷传输电路n、4个电压传输开关和传输驱动电路；所述低电压电荷域采样保持电路对应连接关系为：差分输入电压分别连接到栅压自举开关Ss1和栅压自举开关Ss2的左端；栅压自举开关Ss1的右端同时连接到正端采样电容Cp的左端和第2电压传输开关S2的上端；栅压自举开关Ss2的右端同时连接到负端采样电容Cn的左端和第3电压传输开关S3的下端；传输驱动电路的输出电压同时连接到第2电压传输开关S2的下端和第3电压传输开关S3的上端；正端采样电容Cp的右端同时连接到低电压大摆幅电荷传输电路p的电荷输入端和第1电压传输开关S1的上端；负端采样电容Cn的右端同时连接到低电压大摆幅电荷传输电路n的电荷输入端和第4电压传输开关S4的下端；共模电压Vcm同时连接到第1电压传输开关S1的下端和第4电压传输开关S4的上端；低电压大摆幅电荷传输电路n的电荷输出端即为低电压电荷域采样保持电路的电荷输出负端；低电压大摆幅电荷传输电路p的电荷输出端即为低电压电荷域采样保持电路的电荷输出正端；低电压大摆幅电荷传输电路p和低电压大摆幅电荷传输电路n的电荷传输受控制信号Ck2控制；第1电压传输开关S1和第4电压传输开关S4受控制信号Ck1p控制；第2电压传输开关S2和第3电压传输开关S3受控制信号Ck2控制；栅压自举开关Ss1和栅压自举开关Ss2受控制信号Ck1控制；其中，控制信号Ck1和Ck2为高电平相互不交叠时钟控制信号，Ck1p为高电平较Ck1稍微提前开启有效和延后关断的时钟控制信号。一种低电压电荷域采样保持电路，其特征在于所述低电压大摆幅电荷传输电路包括：一个电荷传输MOSFET管S、一个栅压自举增压电路、第一NMOS管M1、第二NMOS管M2、第一PMOS管M3、第一电容C1和第二电容C2；所述低电压大摆幅电荷传输电路对应连接关系为：第一NMOS管M1的栅端连接到电荷待传输节点Ni，即电荷传输MOSFET管S的源极，还连接到栅压自举增压电路的电压输入端；第一NMOS管M1的源端和衬底连接到地电平，第一NMOS管M1的漏端连接到第二NMOS管M2的源端；第二NMOS管M2的漏端连接到第一PMOS管M3的漏端和电荷传输MOSFET管S的栅端，第二NMOS管M2的栅端连接到第一偏置电压，第二NMOS管M2的衬底接地电平；第一PMOS管M3的栅端连接到第二偏置电压，第一PMOS管M3的源端和衬底连接到栅压自举增压电路的电压输出端；电荷传输目标节点No，即电荷传输MOSFET管S的漏极，通过第二电容C2接控制信号Ck1n；电荷待传输节点Ni通过第一电容C1接控制信号Ck1；电荷传输MOSFET管S的衬底连接到地电平；栅压自举增压电路的时钟输入端连接控制信号Ck1。一种低电压电荷域采样保持电路，其特征在于：当进行电荷传输时，栅压自举增压电路处于增压状态，所述电荷传输MOSFET管的栅极为高电平VDD+VNi，电荷电压传输MOSFET管处于导通状态；当电荷传输结束后，栅压自举增压电路处于充电状态，所述电荷传输MOSFET管的栅极接地电平，所述电荷传输MOSFET管处于关断状态；其中，VDD为电源电压，VNi为MOSFET管的源极电压。本专利技术的优点是：本专利技术所提供的适用于普通CMOS工艺的低电压大摆幅电荷传输电路，克服了现有信号传输电路中本文档来自技高网...

【技术保护点】
1.一种低电压电荷域采样保持电路，其特征是：包括栅压自举开关Ss1、栅压自举开关Ss2、正端采样电容Cp、负端采样电容Cn、低电压大摆幅电荷传输电路p、低电压大摆幅电荷传输电路n、4个电压传输开关和传输驱动电路；所述低电压电荷域采样保持电路对应连接关系为：差分输入电压分别连接到栅压自举开关Ss1和栅压自举开关Ss2的左端；栅压自举开关Ss1的右端同时连接到正端采样电容Cp的左端和第2电压传输开关S2的上端；栅压自举开关Ss2的右端同时连接到负端采样电容Cn的左端和第3电压传输开关S3的下端；传输驱动电路的输出电压同时连接到第2电压传输开关S2的下端和第3电压传输开关S3的上端；正端采样电容Cp的右端同时连接到低电压大摆幅电荷传输电路p的电荷输入端和第1电压传输开关S1的上端；负端采样电容Cn的右端同时连接到低电压大摆幅电荷传输电路n的电荷输入端和第4电压传输开关S4的下端；共模电压Vcm同时连接到第1电压传输开关S1的下端和第4电压传输开关S4的上端；低电压大摆幅电荷传输电路n的电荷输出端即为低电压电荷域采样保持电路的电荷输出负端；低电压大摆幅电荷传输电路p的电荷输出端即为低电压电荷域采样保持电路的电荷输出正端；低电压大摆幅电荷传输电路p和低电压大摆幅电荷传输电路n的电荷传输受控制信号Ck2控制；第1电压传输开关S1和第4电压传输开关S4受控制信号Ck1p控制；第2电压传输开关S2和第3电压传输开关S3受控制信号Ck2控制；栅压自举开关Ss1和栅压自举开关Ss2受控制信号Ck1控制；其中，控制信号Ck1和Ck2为高电平相互不交叠时钟控制信号，Ck1p为高电平较Ck1稍微提前开启有效和延后关断的时钟控制信号。...

【技术特征摘要】
1.一种低电压电荷域采样保持电路，其特征是：包括栅压自举开关Ss1、栅压自举开关Ss2、正端采样电容Cp、负端采样电容Cn、低电压大摆幅电荷传输电路p、低电压大摆幅电荷传输电路n、4个电压传输开关和传输驱动电路；所述低电压电荷域采样保持电路对应连接关系为：差分输入电压分别连接到栅压自举开关Ss1和栅压自举开关Ss2的左端；栅压自举开关Ss1的右端同时连接到正端采样电容Cp的左端和第2电压传输开关S2的上端；栅压自举开关Ss2的右端同时连接到负端采样电容Cn的左端和第3电压传输开关S3的下端；传输驱动电路的输出电压同时连接到第2电压传输开关S2的下端和第3电压传输开关S3的上端；正端采样电容Cp的右端同时连接到低电压大摆幅电荷传输电路p的电荷输入端和第1电压传输开关S1的上端；负端采样电容Cn的右端同时连接到低电压大摆幅电荷传输电路n的电荷输入端和第4电压传输开关S4的下端；共模电压Vcm同时连接到第1电压传输开关S1的下端和第4电压传输开关S4的上端；低电压大摆幅电荷传输电路n的电荷输出端即为低电压电荷域采样保持电路的电荷输出负端；低电压大摆幅电荷传输电路p的电荷输出端即为低电压电荷域采样保持电路的电荷输出正端；低电压大摆幅电荷传输电路p和低电压大摆幅电荷传输电路n的电荷传输受控制信号Ck2控制；第1电压传输开关S1和第4电压传输开关S4受控制信号Ck1p控制；第2电压传输开关S2和第3电压传输开关S3受控制信号Ck2控制；栅压自举开关Ss1和栅压自举开关Ss2受控制信号Ck1控制；其中，控制信号Ck1和Ck2为高电平相互不交叠时钟控制信号，Ck1p为高电平较Ck1稍微提前开启有效和延后关断的...

【专利技术属性】
技术研发人员：陈珍海，侯丽，何宁业，胡娟，许媛，宁仁霞，孙剑，吕海江，魏敬和，
申请(专利权)人：黄山学院，
类型：发明
国别省市：安徽,34