GOA电路及显示面板制造技术

本申请实施例提供的GOA电路及显示面板，通过在每一级GOA单元中增加一级联控制模块，当显示面板处于正常工作状态时，级联控制模块将上一级扫描信号输出至上拉控制模块，GOA电路级传正常开启；当显示面板处于异常暂停状态时，级联控制模块将低电平信号输出至上拉控制模块，GOA电路级传暂停，从而实现GOA电路级传的暂停和开启，进而丰富GOA电路的控制功能，提高显示面板的信赖性。

GOA Circuit and Display Panel

The GOA circuit and display panel provided in the embodiment of this application are added to each level GOA unit by adding a first-level joint control module. When the display panel is in normal working state, the cascade control module outputs the scanning signal of the upper level to the pull-up control module, and the GOA circuit level is normally opened. When the display panel is in abnormal suspension state, the cascade control module outputs the low-level signal. Up to the pull-up control module, GOA circuit-level transmission pause, so as to achieve GOA circuit-level transmission pause and start, thereby enriching the GOA circuit control function, improve the reliability of the display panel.

【技术实现步骤摘要】
GOA电路及显示面板
本申请涉及显示
，具体涉及一种GOA电路及显示面板。
技术介绍
GOA(英文全称：GateDriveronArray，中文全称：集成栅极驱动电路)技术将栅极驱动电路集成在显示面板的阵列基板上，从而可以省掉栅极驱动集成电路部分，以从材料成本和制作工艺两方面降低产品成本。这种利用GOA技术集成在阵列基板上的栅极开关电路也称为GOA电路或移位寄存器电路，其中该栅极开关电路中的每个移位寄存器也称GOA单元。现有的GOA电路的级传结构是完整连续的，即每一级GOA单元均按照级传的顺序依次打开和关闭，GOA电路不能实现级传的暂停和开启。
技术实现思路
本申请实施例的目的在于提供一种GOA电路及显示面板板，能够实现级传的暂停和开启。本申请实施例提供一种GOA电路，包括：多级级联的GOA单元，每一级GOA单元均包括：级联控制模块、上拉控制模块、下传模块、上拉模块、下拉模块、下拉维持模块以及储能模块；所述级联控制模块接入第一控制信号、第二控制信号、上一级扫描信号以及低电平信号，并电性连接于所述上拉控制模块，用于在所述第一控制信号和所述第二控制信号的控制下将所述上一级扫描信号或所述低电平信号输出至所述上拉控制模块；所述上拉控制模块接入上一级级传信号，并电性连接于第一节点，用于在所述上一级级传信号的控制下将所述上一级扫描信号或所述低电平信号输出至所述第一节点；所述下传模块接入第一时钟信号，并电性连接于所述第一节点，用于在所述第一节点的电位控制下输出本级级传信号；所述上拉模块接入所述第一时钟信号，并电性连接于所述第一节点，用于在所述第一节点的电位控制下输出本级扫描信号；所述下拉模块接入下一级扫描信号以及所述低电平信号，并电性连接于所述第一节点以及所述本级扫描信号，用于根据所述下一级扫描信号下拉所述第一节点的电位以及所述本级扫描信号的电位；所述下拉维持模块接入所述低电平信号，并电性连接于所述第一节点以及所述本级扫描信号，用于在所述下拉模块下拉所述第一节点的电位以及所述本级扫描信号的电位后将所述第一节点的电位以及所述本级扫描信号的电位维持在所述低电平信号的电位；所述储能模块电性连接于所述第一节点以及所述本级扫描信号，用于存储所述第一节点的电位以及使所述第一节点的电位与所述本级扫描信号的电位发生等势跳变。在本申请所述的GOA电路中，所述级联控制模块包括：第一晶体管以及第二晶体管；所述第一晶体管的源极电性连接于所述上一级扫描信号，所述第一晶体管的栅极电性连接于所述第一控制信号；所述第二晶体管的源极电性连接于所述低电平信号，所述第二晶体管的栅极电性连接于所述第二控制信号；所述第一晶体管的漏极以及所述第二晶体管的漏极电性连接于所述上拉控制模块。在本申请所述的GOA电路中，当所述第一晶体管和所述第二晶体管均为N型晶体管或P型晶体管时，所述第一控制信号的极性和所述第二控制信号的极性相反。在本申请所述的GOA电路中，当所述第一晶体管为N型晶体管，所述第二晶体管为P型晶体管时，所述第一控制信号的极性和所述第二控制信号的极性相同；或者，当所述第一晶体管为P型晶体管，述第二晶体管为N型晶体管时，所述第一控制信号的极性和所述第二控制信号的极性相同。在本申请所述的GOA电路中，所述上拉控制模块包括：第三晶体管；所述第三晶体管的源极电性连接于所述级联控制模块，所述第三晶体管的栅极电性连接于所述上一级级传信号，所述第三晶体管的漏极电性连接于所述第一节点。在本申请所述的GOA电路中，所述下传模块包括：第四晶体管；所述第四晶体管的源极电性连接于所述第一时钟信号，所述第四晶体管的栅极电性连接于所述第一节点，所述第四晶体管的漏极电性连接于所述本级级传信号。在本申请所述的GOA电路中，所述上拉模块包括：第五晶体管；所述第五晶体管的源极电性连接于所述第一时钟信号，所述第五晶体管的栅极电性连接于所述第一节点，所述第五晶体管的漏极电性连接于所述本级扫描信号。在本申请所述的GOA电路中，所述下拉模块包括：第六晶体管以及第七晶体管；所述第六晶体管的源极以及所述第七晶体管的源极均电性连接与所述低电平信号；所述第六晶体管的栅极以及所述第七晶体管的栅极均电性连接于所述下一级扫描信号；所述第六晶体管的漏极电性连接于所述第一节点，所述第七晶体管的漏极电性连接于所述本级扫描信号。在本申请所述的GOA电路中，所述下拉维持模块包括：第八晶体管、第九晶体管、第十晶体管、第十一晶体管、第十二晶体管以及第十三晶体管；所述第八晶体管的源极、栅极以及所述第九晶体管的源极均电性连接于第二时钟信号；所述第八晶体管的漏极电性连接于所述第九晶体管的栅极以及所述第十二晶体管的源级；所述第九晶体管的漏极电性连接于所述第十晶体管的栅极、所述第十一晶体管的栅极以及所述第十三晶体管的源级；所述第十晶体管的漏极、所述第十一晶体管的漏极、所述第十二晶体管的源极以及所述第十三晶体管的源极均电性连接于所述低电平信号；所述第十晶体管的漏极电性连接于所述本级扫描信号，所述第十一晶体管的漏极、所述第十二晶体管的栅极以及所述第十三晶体管的栅极均电性连接于所述第一节点。在本申请所述的GOA电路中，所述储能模块包括：电容；所述电容的一端电性连接于所述第一节点，所述电容的另一端电性连接于所述本级扫描信号。本申请实施例还提供一种显示面板，包括以上所述的GOA电路；其中，当所述显示面板处于正常工作状态时，所述级联控制模块将所述上一级扫描信号输出至所述上拉控制模块；当所述显示面板处于异常暂停状态时，所述级联控制模块将所述低电平信号输出至所述上拉控制模块。本申请实施例提供的GOA电路及显示面板，通过在每一级GOA单元中增加一级联控制模块，当显示面板处于正常工作状态时，级联控制模块将上一级扫描信号输出至上拉控制模块，GOA电路级传正常开启；当显示面板处于异常暂停状态时，级联控制模块将低电平信号输出至上拉控制模块，GOA电路级传暂停，从而实现GOA电路级传的暂停和开启，进而丰富GOA电路的控制功能，提高显示面板的信赖性。附图说明为了更清楚地说明本申请实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。图1为本申请实施例提供的GOA单元的结构示意图；图2为本申请实施例提供的GOA单元的第一电路图；图3为本申请实施例提供的GOA单元的第二电路图；图4为本申请实施例提供的GOA单元的第三电路图；图5为本申请实施例提供的GOA单元的第四电路图；图6为图2所示的GOA单元处于暂停状态下对应的时序示意图。具体实施方式下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述。显然，所描述的实施例仅仅是本申请一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。本申请所有实施例中采用的晶体管可以为薄膜晶体管或场效应管或其他特性相同的器件，由于这里采用的晶体管的源极、漏极是对称的，所以其源极、漏极是可以互换的。在本申请实施例中，为区分晶体管除栅极之外的两极，将其中一极称本文档来自技高网...

【技术保护点】
1.一种GOA电路，其特征在于，包括：多级级联的GOA单元，每一级GOA单元均包括：级联控制模块、上拉控制模块、下传模块、上拉模块、下拉模块、下拉维持模块以及储能模块；所述级联控制模块接入第一控制信号、第二控制信号、上一级扫描信号以及低电平信号，并电性连接于所述上拉控制模块，用于在所述第一控制信号和所述第二控制信号的控制下将所述上一级扫描信号或所述低电平信号输出至所述上拉控制模块；所述上拉控制模块接入上一级级传信号，并电性连接于第一节点，用于在所述上一级级传信号的控制下将所述上一级扫描信号或所述低电平信号输出至所述第一节点；所述下传模块接入第一时钟信号，并电性连接于所述第一节点，用于在所述第一节点的电位控制下输出本级级传信号；所述上拉模块接入所述第一时钟信号，并电性连接于所述第一节点，用于在所述第一节点的电位控制下输出本级扫描信号；所述下拉模块接入下一级扫描信号以及所述低电平信号，并电性连接于所述第一节点以及所述本级扫描信号，用于根据所述下一级扫描信号下拉所述第一节点的电位以及所述本级扫描信号的电位；所述下拉维持模块接入所述低电平信号，并电性连接于所述第一节点以及所述本级扫描信号，用于在所述下拉模块下拉所述第一节点的电位以及所述本级扫描信号的电位后将所述第一节点的电位以及所述本级扫描信号的电位维持在所述低电平信号的电位；所述储能模块电性连接于所述第一节点以及所述本级扫描信号，用于存储所述第一节点的电位以及使所述第一节点的电位与所述本级扫描信号的电位发生等势跳变。...

【技术特征摘要】
1.一种GOA电路，其特征在于，包括：多级级联的GOA单元，每一级GOA单元均包括：级联控制模块、上拉控制模块、下传模块、上拉模块、下拉模块、下拉维持模块以及储能模块；所述级联控制模块接入第一控制信号、第二控制信号、上一级扫描信号以及低电平信号，并电性连接于所述上拉控制模块，用于在所述第一控制信号和所述第二控制信号的控制下将所述上一级扫描信号或所述低电平信号输出至所述上拉控制模块；所述上拉控制模块接入上一级级传信号，并电性连接于第一节点，用于在所述上一级级传信号的控制下将所述上一级扫描信号或所述低电平信号输出至所述第一节点；所述下传模块接入第一时钟信号，并电性连接于所述第一节点，用于在所述第一节点的电位控制下输出本级级传信号；所述上拉模块接入所述第一时钟信号，并电性连接于所述第一节点，用于在所述第一节点的电位控制下输出本级扫描信号；所述下拉模块接入下一级扫描信号以及所述低电平信号，并电性连接于所述第一节点以及所述本级扫描信号，用于根据所述下一级扫描信号下拉所述第一节点的电位以及所述本级扫描信号的电位；所述下拉维持模块接入所述低电平信号，并电性连接于所述第一节点以及所述本级扫描信号，用于在所述下拉模块下拉所述第一节点的电位以及所述本级扫描信号的电位后将所述第一节点的电位以及所述本级扫描信号的电位维持在所述低电平信号的电位；所述储能模块电性连接于所述第一节点以及所述本级扫描信号，用于存储所述第一节点的电位以及使所述第一节点的电位与所述本级扫描信号的电位发生等势跳变。2.根据权利要求1所述的GOA电路，其特征在于，所述级联控制模块包括：第一晶体管以及第二晶体管；所述第一晶体管的源极电性连接于所述上一级扫描信号，所述第一晶体管的栅极电性连接于所述第一控制信号；所述第二晶体管的源极电性连接于所述低电平信号，所述第二晶体管的栅极电性连接于所述第二控制信号；所述第一晶体管的漏极以及所述第二晶体管的漏极电性连接于所述上拉控制模块。3.根据权利要求2所述的GOA电路，其特征在于，当所述第一晶体管和所述第二晶体管均为N型晶体管或P型晶体管时，所述第一控制信号的极性和所述第二控制信号的极性相反。4.根据权利要求2所述的GOA电路，其特征在于，当所述第一晶体管为N型晶体管，所述第二晶体管为P型晶体管时，所述第一控制信号的极性和所述第二控制信号的极性相同；或者，当所述第一晶体管为P型晶体管，述第二晶体管为N型晶体管时，所述第一控制信号的极性和所述第二控制信号的极性相同。...

【专利技术属性】
技术研发人员：陈帅，
申请(专利权)人：深圳市华星光电半导体显示技术有限公司，
类型：发明
国别省市：广东,44