多串多输出数模转换器制造技术

本公开涉及多串多输出数模转换器。多阻抗串多输出数模转换器(DAC)电路，可包括：共享的粗糙分辨率DAC；两个第一精细分辨率DAC，用于接收MSB DAC的输出；以及多路复用器，用于将第一和第二精细分辨率DAC的输出多路复用到输出端子。多路复用器可被配置为使用一个或多个MSB来交换第一和第二精细分辨率DAC的输出的耦合。

【技术实现步骤摘要】
多串多输出数模转换器
本公开一般涉及数模转换器(DAC)，并且更具体地但非限制性地涉及阻抗串型DAC。
技术介绍
现实世界中的模拟信号，如温度、压力、声音或图像通常会转换为数字表示，可以在现代数字系统中轻松处理。在许多系统中，这种数字信息被转换回模拟形式以执行一些真实世界的功能。执行此步骤的电路是数模转换器(DAC)，其输出用于驱动各种设备。扬声器、视频显示器、电机、机械伺服系统、传感器驱动、仪表、射频(RF)发射器和温度控制只是几个不同的例子。DAC通常被纳入到系统中，模拟转换器(ADC)对实际信号进行数字化处理，然后通过DAC将其转换回模拟形式。DAC响应于二进制数字输入代码产生量化或离散步进模拟输出，并且模拟输出通常是电压或电流。为了产生输出，参考量或水平(通常是上述电压或电流)通常被分成二元和/或线性分数。分段转换器分阶段地转换输入的不同部分或段。其中最高有效位(MSB)由第一阶段或子块转换，最低有效位(LSB)由第二阶段或子块转换。转换器也可以具有利用决策树逻辑来解码输入的模式，并且转换器可以不被完全分段，例如，根据US9,444,487。然后数字输入驱动开关组合适当数量的这些分数以产生输出。分数的数量和大小反映了可能的数字输入代码的数量，这是转换器分辨率或输入代码中的位数(n)的函数。
技术实现思路
与一些单端解决方案相比，差分多串阻抗数模转换器(DAC)可以提供更好的信号范围和鲁棒性。本专利技术人已经认识到，要解决的一个问题是多输出DAC电路可占据面积减小的集成电路的显着区域并且可能包括大量开关，这会降低DAC的速度并可能导致泄漏电流。开关泄漏电流在较高温度下会降低DAC线性度，因此也会降低最大工作温度范围。本专利技术人已经通过减少，例如，在一些DAC电路方法中消除了基本上一半的开关，差分多串DAC电路中的开关的数量来解决了这个问题。本专利技术人还认识到，在串的不同子部分耦合在一起并且开发解决方案以克服该限制的情况下，多输出DAC可能受到性能限制。在一些方面中，本公开涉及多串多输出数模转换器(DAC)电路。电路包括：共享的粗糙分辨率DAC，用于将数字输入流的最高有效位(MSB)转换为第一模拟信号分量和第二模拟信号分量；第一精细分辨率DAC，用于转换所述数字输入流的最低有效位(LSB)，所述第一精细分辨率DAC具有第一输入以从所述共享的粗糙DAC接收所述第一模拟信号分量；第二精细分辨率DAC，用于转换所述数字输入流的最低有效位(LSB)，所述第二精细分辨率DAC具有第二输入以从所述共享的粗糙DAC接收所述第二模拟信号分量；和多路复用器，将所述第一和第二精细分辨率DAC的输出多路复用到第一和第二输出端子，多路复用器被配置为使用控制信号来交换所述第一和第二精细分辨率DAC的输出的耦合。在一些方面中，本公开涉及一种将数字输入流转换成相应的第一模拟输出和第二模拟输出的方法。该方法包括提供：共享的粗糙分辨率DAC，用于将数字输入流的最高有效位(MSB)转换为第一模拟信号分量和第二模拟信号分量；第一精细分辨率DAC，用于转换所述数字输入流的最低有效位(LSB)，所述第一精细分辨率DAC具有第一输入以从所述共享的粗糙DAC接收所述第一模拟信号分量；和第二精细分辨率DAC，用于转换所述数字输入流的最低有效位(LSB)，所述第二精细分辨率DAC具有第二输入以从所述共享的粗糙DAC接收所述第二模拟信号分量。该方法还包括使用控制信号控制多路复用器，以将所述第一和第二精细分辨率DAC的第一和第二模拟输出多路复用到所述多路复用器的第一和第二输出端子，多路复用器被配置为交换第一和第二模拟输出的耦合。在一些方面中，本公开涉及差分多串数模转换器(DAC)电路，包括：共享的粗糙分辨率DAC，用于将数字输入流的最高有效位(MSB)转换为第一模拟差分信号分量和第二模拟差分信号分量；第一精细分辨率DAC，用于转换所述数字输入流的最低有效位(LSB)，所述第一精细分辨率DAC具有第一输入以从所述共享的粗糙DAC接收所述第一模拟差分信号分量；第二精细分辨率DAC，用于转换所述数字输入流的最低有效位(LSB)，所述第二精细分辨率DAC具有第二输入以从所述共享的粗糙DAC接收所述第二模拟差分信号分量；和多路复用器，将所述第一和第二精细分辨率DAC的输出多路复用到第一和第二差分输出端子，多路复用器被配置为使用至少一个MSB来交换所述第一和第二精细分辨率DAC的输出的耦合。本概述旨在提供本专利申请的主题的概述。它并不打算提供对本专利技术的排他或详尽的解释。包括详细描述以提供关于本专利申请的进一步信息。附图说明图1描绘了双串数模转换器的示例。图2描绘了图1的双串数模转换器的示意图的示例。图3是示出根据本公开的各种技术的多串多输出数模转换器电路的示例的示意图。图4是示出了根据本公开的各种技术的4位多串多输出DAC电路的示例的示意图。图5是可用于实现本专利技术的各种技术的多路复用器的实例的示意图。图6是示出根据本公开的各种技术的4位多串多输出DAC电路的示例的示意图。图7是示出馈送到图6的示例DAC的四位数字字之间的关系的表。图8是示出了根据本公开的各种技术的4位多串多输出DAC电路的另一示例的示意图。图9是示出了根据本公开的各种技术的4位多串多输出DAC电路的另一示例的示意图。图10是根据本公开的将数字输入流转换为对应的第一模拟输出和第二模拟输出的方法的流程图的示例。在不一定按比例绘制的附图中，相似的数字可以在不同的视图中描述相似的组件。具有不同字母后缀的相似数字可以表示相似组件的不同实例。举例来说，附图通常以举例的方式而非限制性地说明本文件中所讨论的各种实施例。具体实施方式该文件尤其描述了多阻抗串，例如电阻器串，多输出数模转换器(DAC)电路可包括共享的粗糙分辨率DAC，例如，MSBDAC，两个第一精细分辨率DAC，例如LSBDAC，用于接收MSBDAC的输出；以及多路复用器，用于将第一和第二精细分辨率DAC的输出多路复用到差分输出端子。多路复用器可以被配置为使用一个或多个MSB来交换第一和第二精细分辨率DAC的输出的耦合。通过使用数字输入流的一个或多个MSB多路复用第一和第二精细分辨率DAC的输出，本专利技术人减小了面积，增加了速度，并减少了多串的漏电流，多输出阻抗DAC电路通过减少(例如，消除一些DAC电路中的一半开关)DAC电路中的开关数量。在一些示例性实施方式中，多串多输出DAC电路可以配置为差分、多串DAC电路。图1示出了双串DAC100的简化框图。双串DAC100包括最高有效位(MSB)串120和最低有效位(LSB)串130，它们都包括串联耦合的阻抗串，比如电阻串。数字信号处理器(DSP)140接收数字输入信号Din(或数字输入流)并输出控制信号C0-CN以控制MSB字符串120和控制信号D0-DM以控制LSB字符串130。MSB字符串120通常转换数字字的最高有效位(MSB)，并且其输出耦合到LSB字符串130，LSB字符串130转换数字字的最低有效位(LSB)。VOUT表示转换的模拟信号。图2描绘了图1的双串数模转换器100的示意图的示例。如图所示，每个串120、130包括耦合到相应开关组122.0-122.N、132.0-132.M(根据本文档来自技高网...

【技术保护点】
1.一种多串多输出数模转换器(DAC)电路，包括：共享的第一阻抗串，用于将数字输入流的最高有效位(MSB)转换为第一模拟信号分量和第二模拟信号分量；第一精细分辨率DAC，用于转换所述数字输入流的最低有效位(LSB)，所述第一精细分辨率DAC具有第一输入以从所述共享的第一阻抗串接收所述第一模拟信号分量；和第二精细分辨率DAC，用于转换所述数字输入流的最低有效位(LSB)，所述第二精细分辨率DAC具有第二输入以从所述共享的第一阻抗串接收所述第二模拟信号分量。

【技术特征摘要】
2017.08.03 US 15/668,0881.一种多串多输出数模转换器(DAC)电路，包括：共享的第一阻抗串，用于将数字输入流的最高有效位(MSB)转换为第一模拟信号分量和第二模拟信号分量；第一精细分辨率DAC，用于转换所述数字输入流的最低有效位(LSB)，所述第一精细分辨率DAC具有第一输入以从所述共享的第一阻抗串接收所述第一模拟信号分量；和第二精细分辨率DAC，用于转换所述数字输入流的最低有效位(LSB)，所述第二精细分辨率DAC具有第二输入以从所述共享的第一阻抗串接收所述第二模拟信号分量。2.权利要求1所述的DAC电路，其中所述第一精细分辨率DAC包括第二串阻抗元件，并且其中所述第二精细分辨率DAC包括第三串阻抗元件，所述电路还包括：耦合阻抗元件网络部分，耦合到所述第一串的中点节点附近，其中所述耦合阻抗元件网络部分包括阻抗元件，所述阻抗元件的阻抗值不同于所述第一串、所述第二串和所述第三串的阻抗元件的阻抗值。3.权利要求2所述的DAC电路，其中所述耦合阻抗元件网络部分耦合到所述第一串的中点节点附近包括：中点阻抗元件，耦合在与所述中点节点耦合的所述第一串的两个阻抗元件之间；第一开关阻抗元件，耦合到所述中点阻抗元件的第一端子和第一组开关元件的第一开关元件；和第二开关阻抗元件，耦合到所述中点阻抗元件的第二端子和第二组开关元件的第一开关元件。4.权利要求1所述的DAC电路，所述电路还包括：负载补偿电路，耦合到所述第一阻抗串的中点节点附近，其中，所述负载补偿电路包括：至少一个电流源；和开关元件，使所述至少一个电流源耦合到所述第一阻抗串。5.权利要求22所述的DAC电路，其中所述控制信号包括至少一个MSB。6.权利要求1所述的DAC电路，其中所述第一精细分辨率DAC是第一LSBDAC，其中所述第二精细分辨率DAC是第二LSBDAC，并且其中所述第一LSBDAC和所述第二LSBDAC共享第一串的阻抗元件。7.权利要求1所述的DAC电路，其中所述第一精细分辨率DAC和所述第二精细分辨率DAC中的每个具有n2位分辨率，其中所述第一精细分辨率DAC包括第二串的(2n2-1)阻抗元件，并且其中所述第二精细分辨率DAC包括第三串的(2n2-1)阻抗元件。8.权利要求1所述的DAC电路，其中所述第一精细分辨率DAC和所述第二精细分辨率DAC中的每个具有n2位分辨率，其中所述第一精细分辨率DAC包括第二串的(2n2-2)阻抗元件，并且其中所述第二精细分辨率DAC包括第三串的(2n2-2)阻抗元件。9.权利要求1所述的DAC电路，其中所述第一精细分辨率DAC和所述第二精细分辨率DAC中的每个具有n2位分辨率，其中所述第一精细分辨率DAC包括第二串的(2n2-3)阻抗元件，并且其中所述第二精细分辨率DAC包括第三串的(2n2-3)阻抗元件。10.权利要求1所述的DAC电路，其中所述第一串的阻抗元件具有包括第一部分和第二部分的长度，所述第一串包括沿所述第一部分的第一组阻抗元件和沿所述第二部分的第二组阻抗元件；和耦合阻抗网络部分，所述DAC电路还包括：包括第一组开关元件和第二组开关元件的开关网络，其中所述第一组开关元件仅沿所述第一部分和所述耦合阻抗网络部分延伸，并且其中所述第二组开关元件仅沿所述第二部分和所述耦合阻抗网络部分延伸，其中所述第一精细分辨率DAC包括使用开关网络的第一组开关元件仅耦合到所述第一组阻抗元件和所述耦合阻抗网络部分的第二串阻抗元件，其中所述第二精细分辨率DAC使用开关网络的第二组开关元件仅耦合到所述第二组阻抗元件和所述耦合阻抗网络部分的第三串阻抗元件。11.一种将数字输入流转换为相应的第一模拟输出和第二模拟输出的方法，该方法包括：使用共享的第一阻抗串将数字输入流的最高有效位(MSB)转换为第一模拟信号分量和第二模拟信号分量；使用第一精细分辨率DAC的第一输入，从所述共享的第一阻抗串接收所述第一模拟信号分量；使用所述第一精细分辨率DAC，转换所述数字输入流的最低有效位(LSB)；使用所述第二精细分辨率DAC的第二输入，从所述共享的第一阻抗串接收所述第二模拟信号分量；和使用所述第二精细分辨率DAC，转换所述数字输入流的最低有效位(LSB)。12.权利要求11所述的方法，其中所述第一精细分辨率DAC包括第二串阻抗元件，并且其中所述第二精细分辨率DAC包括第三串阻抗元件，该方法还包括：将耦合阻抗元件网络部分耦合到所述第一串的中点节点附近，其中所述耦合阻抗元件网络部分包括阻抗元件，所述阻抗元件的阻抗值不同于所述第一串、所述第二串和所述第三串的阻抗元件的阻抗值；和响应于所述数字输入流，将跨越所述耦合阻抗元件网络部分产生的电压耦合到所述第一和第二精细分辨率DAC的第一和第二模拟输出。13.权利要求12所述的方法，其中将耦...

【专利技术属性】
技术研发人员：M·D·科尼，J·H·曼森，D·A·登普西，
申请(专利权)人：亚德诺半导体无限责任公司，
类型：发明
国别省市：百慕大群岛,BM