一种单双极混合高效忆阻逻辑电路及其控制方法技术

本发明专利技术公开了一种单双极混合高效忆阻逻辑电路及其控制方法。本发明专利技术通过构建混合忆阻逻辑单元，能够在同一单元实现多种布尔逻辑功能，且每一种布尔逻辑仅需一步逻辑操作即可完成；通过扩展混合忆阻逻辑单元进一步构建单极性器件包围双极性器件构成的混合忆阻逻辑阵列，从而实现更加复杂的逻辑功能，根据实际情况同时在多行或多列之间实现并行运算，操作更加灵活、高效；另外，只需一步初始化操作就可以在同一阵列当中实现多种不同逻辑功能的转换，具备很高的逻辑功能可重构性；只需要选取不同的顶电极材料分别构建单极性忆阻阵列和双极性忆阻阵列即可；本发明专利技术实现非易失逻辑具有较大的优势，因此可以作为实现高效可重构非易失逻辑的通用方法。

A Unipolar and Bipolar Hybrid High Efficiency Memory Reluctance Logic Circuit and Its Control Method

The invention discloses a single-bipolar hybrid high-efficiency memristor logic circuit and a control method thereof. The invention can realize multiple Boolean logic functions in the same unit by constructing a hybrid memristor logic unit, and each Boolean logic can be completed by only one step of logical operation. The hybrid memristor logic array composed of unipolar devices surrounded by bipolar devices is further constructed by expanding the hybrid memristor logic unit, so as to realize more complex logic functions, according to the actual situation. At the same time, the parallel operation between multiple rows or columns is realized, which makes the operation more flexible and efficient; in addition, only one step of initialization operation can realize the transformation of various logical functions in the same array, which has high reconfigurability of logical functions; only different top electrode materials are selected to construct unipolar and bipolar memory arrays respectively; the invention is practical. Now non-volatile logic has great advantages, so it can be used as a general method to achieve efficient reconfigurable non-volatile logic.

【技术实现步骤摘要】
一种单双极混合高效忆阻逻辑电路及其控制方法
本专利技术属于新型计算
，具体涉及一种单双极混合高效忆阻逻辑电路及其控制方法。
技术介绍
非易失逻辑运算作为一种新型的非冯诺依曼计算架构，能够将计算、存储融合为一体，从根本上解决传统计算机面临的冯诺依曼瓶颈。忆阻器作为第四种基本电路元件，其阻值可以在外部电刺激的作用下在高、低阻态之间发生可逆的转变，当外部电刺激撤去后，其阻值可以非易失地保存在器件内部当中。忆阻器阻态在外界电刺激的作用下发生改变和电刺激撤去后阻态非易失的保持可以分别看作是逻辑操作和信息存储两个过程，因此忆阻器可以天然地应用于实现非易失逻辑，从而在根本上克服冯诺依曼瓶颈，实现新的高能效计算模式。按照电学操作极性来划分，忆阻器件主要可以分为双极性器件和单极性器件。当前忆阻器应用于非易失逻辑的研究大多数都是基于双极性器件。然而，单极性忆阻器应用于非易失逻辑具有一些双极型器件不可比拟的优势。比如说，单极性忆阻器的开关比很高，并且可以使用二极管作为选择管从而具有极高的集成密度，另外由于只需要一种极性的电压对单极性器件进行操作，可以极大地简化外围控制电路的设计。因此，基于单极性器件的非易失逻辑正在引起越来越广泛的关注。更进一步，如果将双极性忆阻器和单极性忆阻器组合起来，就可以充分结合并利用两者的特点，从而实现更加高效的非易失逻辑。目前，只有少部分研究报道过通过单双极忆阻器组合实现非易失逻辑，但实现的逻辑功能单一，电路可重构性和灵活度低。因此，充分利用单双极忆阻器的特点来构建一种具备高可重构性和高灵活度的高效忆阻逻辑电路显得十分必要和关键。
技术实现思路
为了解决当前基于忆阻器实现非易失逻辑时低效、功能单一等问题，本专利技术提供一种单双极混合高效忆阻逻辑电路及其控制方法，能够解决当前利用忆阻器实现非易失逻辑存在的可重构性和灵活度差、效率偏低等问题。本专利技术的一个目的在于提出一种单双极混合高效忆阻逻辑电路。本专利技术的单双极混合高效忆阻逻辑电路为单元形式或者为阵列形式，其中逻辑电路单元用于实现基本布尔逻辑，逻辑电路阵列用于在此基础上实现更加复杂的逻辑运算功能。忆阻器包含两个端口；其中，双极性忆阻器具有极性，定义双极型忆阻器的两个端口为正向端和负向端；假设双极性忆阻器初始状态为高阻态，通过在正向端施加正电压V+(该正电压与双极性忆阻器由高阻态转变为低阻态阈值电压Vset,bipolar满足：V+>Vset,bipolar)、负向端接地，或通过在负向端施加负电压V-(该负电压与双极性忆阻器由高阻态转变为低阻态阈值电压Vset,bipolar满足：V-<-Vset,bipolar)、正向端接地，能够使忆阻器由高阻态转变为低阻态；由于单极性忆阻器没有极性，所以单极性忆阻器的两个端口在进行电学操作时是等价的，在这里不作区分；在进行逻辑操作时，忆阻器的两个端口分别连接字线和位线。本专利技术的单双极混合高效忆阻逻辑电路单元包括：第一至第三双极性忆阻器和单极性忆阻器；第一双极性忆阻器、第二双极性忆阻器和单极性忆阻器构成逻辑运算单元，单极性忆阻器和第三双极性忆阻器构成逻辑级联单元；对于逻辑运算单元，第一和第二双极性忆阻器的第一端与单极性忆阻器的第一端相连构成星型电路结构；逻辑运算时，第一双极性忆阻器的第二端作为第一操作电压输入端，与第一线相连；第二双极性忆阻器的第二端作为第二操作电压输入端，与第二线相连；单极性忆阻器的第二端作为接地电压输入端，与第三线相连；第一双极性忆阻器的第一端、第二双极性忆阻器的第一端和单极性忆阻器的第一端连接至第五线；对于逻辑级联单元，单极性忆阻器的第一端与第三双极性忆阻器的第一端相连构成串联电路结构；对于逻辑级联单元，第三双极性忆阻器的第二端作为级联电压输入端，与第四线相连；单极性忆阻器的第二端作为接地电压输入端，与第三线相连；第三双极性忆阻器的第一端和单极性忆阻器的第一端连接至第五线；定义电路中忆阻器的高阻态和低阻态分别为逻辑“1”和“0”；在逻辑操作前先进行单元初始化操作，其中单极性忆阻器初始化为低阻态，第三双极性忆阻器初始化为高阻态；初始化后执行逻辑运算时，第一和第二双极性忆阻器的阻值分别作为输入逻辑变量p和q，第一和第二线分别连接第一和第二操作电压，第三线接地，施加电压后由于分压作用对单极性忆阻器的阻值产生影响，将单极性忆阻器的最终阻值作为逻辑输出值；逻辑运算完成之后，撤去施加在第一至第三线上的电压，由于单极性忆阻器具有非易失性，电压撤去之后，逻辑输出值能够以电阻的形式长期保存在单极性忆阻器中；当单极性忆阻器的输出值需要用作输入变量时，第三线接地，第四线连接级联电压，通过第四线向第三双极性忆阻器施加级联电压，将单极性忆阻器的阻值转移至第三双极性忆阻器中，完成逻辑级联功能；通过控制第一和第二操作电压的不同状态，从而实现多种布尔逻辑功能。第一至第四线为字线或位线；如果第一至第四线为字线，第五线为位线，则双极性忆阻器的正向端作为第二端，负向端作为第一端，执行行操作；如果第一至第四线为位线，第五线为字线，则双极性忆阻器的负向端作为第二端，正向端作为第一端，执行列操作。通过控制第一和第二操作电压的不同状态，并且在单极性忆阻器由高阻态转变为低阻态的阈值电压Vset，unipolar、双极性忆阻器由高阻态转变为低阻态的阈值电压Vset，bipolar、单极性忆阻器由低阻态转变为高阻态的阈值电压Vreset，unipolar和双极性忆阻器由低阻态转变为高阻态的阈值电压Vreset，bipolar满足相应条件时，实现异或XOR、与非NAND、或非NOR、反负实质蕴涵RNIMP、负实质蕴涵NIMP、非p和非q的逻辑功能。第一至第四线为字线，第五线为位线，双极性忆阻器的正向端作为第二端，负向端作为第一端，执行行操作：当第一操作电压为-V且第二操作电压为V，V＝2|Vresetunipolar|，并满足|Vsetbipolar|＞4|Vresetunipolar|，|Vresetbipolar|＞2|Vresetunipolar|，|Vsetunipolar|＞2|Vresetunipolar|时，实现异或逻辑功能；当第一操作电压为V且第二操作电压为V，V＝2|Vresetunipolar|，并满足|Vsetbipolar|＞2|Vresetunipolar|，|Vsetunipolar|＞2|Vresetunipolar|时，实现与非逻辑功能；当第一操作电压为V且第二操作电压为V，并满足实现或非逻辑功能；当第一操作电压为V且第二操作电压为0，V＝2|Vresetunipolar|，并满足|Vsetbipolar|＞2|Vresetunipolar|，|Vsetunipolar|＞2|Vresetunipolar|时，实现RNIMP逻辑功能；当第一操作电压为0且第二操作电压为V，V＝2|Vresetunipolar|，并满足|Vsetbipolar|＞2|Vresetunipolar|，|Vsetunipolar|＞2|Vresetunipolar|时，实现NIMP逻辑功能；当第一操作电压为V且第二操作电压为浮置，V＝2|Vresetunipolar|，并满足|Vsetbipolar|＞2|Vresetun本文档来自技高网...

【技术保护点】
1.一种单双极混合高效忆阻逻辑电路单元，其特征在于，所述逻辑电路单元包括：第一至第三双极性忆阻器和单极性忆阻器；其中，所述第一双极性忆阻器、第二双极性忆阻器和单极性忆阻器构成逻辑运算单元，所述单极性忆阻器和第三双极性忆阻器构成逻辑级联单元；对于逻辑运算单元，第一和第二双极性忆阻器的第一端与单极性忆阻器的第一端相连构成星型电路结构；逻辑运算时，第一双极性忆阻器的第二端作为第一操作电压输入端，与第一线相连；第二双极性忆阻器的第二端作为第二操作电压输入端，与第二线相连；单极性忆阻器的第二端作为接地电压输入端，与第三线相连；第一双极性忆阻器的第一端、第二双极性忆阻器的第一端和单极性忆阻器的第一端连接至第五线；对于逻辑级联单元，单极性忆阻器的第一端与第三双极性忆阻器的第一端相连构成串联电路结构；对于逻辑级联单元，第三双极性忆阻器的第二端作为级联电压输入端，与第四线相连；单极性忆阻器的第二端作为接地电压输入端，与第三线相连；第三双极性忆阻器的第一端和单极性忆阻器的第一端连接至第五线；定义电路中忆阻器的高阻态和低阻态分别为逻辑“1”和“0”；在逻辑操作前先进行单元初始化操作，其中单极性忆阻器初始化为低阻态，第三双极性忆阻器初始化为高阻态；初始化后执行逻辑运算时，第一和第二双极性忆阻器的阻值分别作为输入逻辑变量p和q，第一和第二线分别连接第一和第二操作电压，第三线接地，施加电压后由于分压作用对单极性忆阻器的阻值产生影响，将单极性忆阻器的最终阻值作为逻辑输出值；逻辑运算完成之后，撤去施加在第一至第三线上的电压，由于单极性忆阻器具有非易失性，电压撤去之后，逻辑输出值能够以电阻的形式长期保存在单极性忆阻器中；当单极性忆阻器的输出值需要用作输入变量时，第三线接地，第四线连接级联电压，通过第四线向第三双极性忆阻器施加级联电压，将单极性忆阻器的阻值转移至第三双极性忆阻器中，完成逻辑级联功能；通过控制第一和第二操作电压的不同状态，从而实现多种布尔逻辑功能。...

【技术特征摘要】
1.一种单双极混合高效忆阻逻辑电路单元，其特征在于，所述逻辑电路单元包括：第一至第三双极性忆阻器和单极性忆阻器；其中，所述第一双极性忆阻器、第二双极性忆阻器和单极性忆阻器构成逻辑运算单元，所述单极性忆阻器和第三双极性忆阻器构成逻辑级联单元；对于逻辑运算单元，第一和第二双极性忆阻器的第一端与单极性忆阻器的第一端相连构成星型电路结构；逻辑运算时，第一双极性忆阻器的第二端作为第一操作电压输入端，与第一线相连；第二双极性忆阻器的第二端作为第二操作电压输入端，与第二线相连；单极性忆阻器的第二端作为接地电压输入端，与第三线相连；第一双极性忆阻器的第一端、第二双极性忆阻器的第一端和单极性忆阻器的第一端连接至第五线；对于逻辑级联单元，单极性忆阻器的第一端与第三双极性忆阻器的第一端相连构成串联电路结构；对于逻辑级联单元，第三双极性忆阻器的第二端作为级联电压输入端，与第四线相连；单极性忆阻器的第二端作为接地电压输入端，与第三线相连；第三双极性忆阻器的第一端和单极性忆阻器的第一端连接至第五线；定义电路中忆阻器的高阻态和低阻态分别为逻辑“1”和“0”；在逻辑操作前先进行单元初始化操作，其中单极性忆阻器初始化为低阻态，第三双极性忆阻器初始化为高阻态；初始化后执行逻辑运算时，第一和第二双极性忆阻器的阻值分别作为输入逻辑变量p和q，第一和第二线分别连接第一和第二操作电压，第三线接地，施加电压后由于分压作用对单极性忆阻器的阻值产生影响，将单极性忆阻器的最终阻值作为逻辑输出值；逻辑运算完成之后，撤去施加在第一至第三线上的电压，由于单极性忆阻器具有非易失性，电压撤去之后，逻辑输出值能够以电阻的形式长期保存在单极性忆阻器中；当单极性忆阻器的输出值需要用作输入变量时，第三线接地，第四线连接级联电压，通过第四线向第三双极性忆阻器施加级联电压，将单极性忆阻器的阻值转移至第三双极性忆阻器中，完成逻辑级联功能；通过控制第一和第二操作电压的不同状态，从而实现多种布尔逻辑功能。2.如权利要求1所述的逻辑电路单元，其特征在于，所述第一至第四线为字线或位线；如果第一至第四线为字线，第五线为位线，则双极性忆阻器的正向端作为第二端，负向端作为第一端，执行行操作；如果第一至第四线为位线，第五线为字线，则双极性忆阻器的负向端作为第二端，正向端作为第一端，执行列操作。3.如权利要求2所述的逻辑电路单元，其特征在于，所述第一至第四线为字线，第五线为位线，双极性忆阻器的正向端作为第二端，负向端作为第一端，执行行操作：当第一操作电压为-V且第二操作电压为V，V＝2|Vresetunipolar|，并满足|Vsetbipolar|＞4|Vresetunipolar|，|Vresetbipolar|＞2|Vresetunipolar|，|Vsetunipolar|＞2|Vresetunipolar|时，实现异或逻辑功能；当第一操作电压为V且第二操作电压为V，V＝2|Vresetunipolar|，并满足|Vsetbipolar|＞2|Vresetunipolar|，|Vsetunipolar|＞2|Vresetunipolar|时，实现与非逻辑功能；当第一操作电压为V且第二操作电压为V，并满足时，实现或非逻辑功能；当第一操作电压为V且第二操作电压为0，V＝2|Vresetunipolar|，并满足|Vsetbipolar|＞2|Vresetunipolar|，|Vsetunipolar|＞2|Vresetunipolar|时，实现RNIMP逻辑功能；当第一操作电压为0且第二操作电压为V，V＝2|Vresetunipolar|，并满足|Vsetbipolar|＞2|Vresetunipolar|，|Vsetunipolar|＞2|Vresetunipolar|时，实现NIMP逻辑功能；当第一操作电压为V且第二操作电压为浮置，V＝2|Vresetunipolar|，并满足|Vsetbipolar|＞2|Vresetunipolar|，|Vsetunipolar|＞2|Vresetunipolar|时，实现非p逻辑功能；当第一操作电压为浮置且第二操作电压为V，V＝2|Vresetunipolar|，并满足|Vsetbipolar|＞2|Vresetunipolar|，|Vsetunipolar|＞2|Vresetunipolar|时，实现非q逻辑功能；逻辑级联时，单极性忆阻器由高阻态转变为低阻态的阈值电压Vset，unipolar、双极性忆阻器由高阻态转变为低阻态的阈值电压Vset，bipolar、级联电压Vcascade满足：|Vset，bipolar|≈|Vset，unipolar|，并且|Vset，bipolar|＜Vcascade＜2|Vset，bipolar|。4.如权利要求1所述的逻辑电路单元，其特征在于，所述第一至第四线为位线，第五线为字线，双极性忆阻器的负向端作为第二端，正向端作为第一端，执行列操作：当第一操作电压为V且第二操作电压为-V，V＝2|Vresetunipolar|，并满足|Vsetbipolar|＞4|Vresetunipolar|，|Vresetbipolar|＞2|Vresetunipolar|，|Vsetunipolar|＞2|Vresetunipolar|时，实现异或逻辑功能；当第一操作电压为-V且第二操作电压为-V，V＝2|Vresetunipolar|，并满足|Vsetbipolar|＞2|Vresetunipolar|，|Vsetunipolar|＞2|Vresetunipolar|时，实现与非逻辑功能；当第一操作电压为-V且第二操作电压为-V，并满足时，实现或非逻辑功能；当第一操作电压为-V且第二操作电压为0，V＝2|Vresetunipolar|，并满足|Vsetbipolar|＞2|Vresetunipolar|，|Vsetunipolar|＞2|Vresetunipolar|时，实现RNIMP逻辑功能；当第一操作电压为0且第二操作电压为-V，V＝2|Vresetunipolar|，并满足|Vsetbipolar|＞2|Vresetunipolar|，|Vsetunipolar|＞2|Vresetunipolar|时，实现NIMP逻辑功能；当第一操作电压为-V且第二操作电压为浮置，V＝2|Vresetunipolar|，并满足|Vsetbipolar|＞2|Vresetunipolar|，|Vsetunipolar|＞2|Vresetunipolar|时，实现非p逻辑功能；当第一操作电压为浮置且第二操作电压为-V，V＝2|Vresetunipolar|，并满足|Vsetbipolar|＞2|Vresetunipolar|，|Vsetunipolar|＞2|Vresetunipolar|时，实现非q逻辑功能；逻辑级联时，单极性忆阻器由高阻态转变为低阻态的阈值电压Vset，unipolar、双极性忆阻器由高阻态转变为低阻态的阈值电压Vset，bipolar、级联电压-Vcascade满足：|Vset，bipolar|≈|Vset，unipolar|，并且|-2Vset，bipolar|＜-Vcascade＜-|Vset，bipolar|。5.一种单双极混合高效忆阻逻辑电路阵列，其特征在于，所述逻辑电路阵列包括：由双极性结构和单极性结构组成的M×N阵列；其中，双极性结构采用一个晶体管串联一个双极性忆阻器的1T1R结构，双极性忆阻器的负向端为第一端，正向端为第二端，单极性结构采用一个晶体管串联一个单极性忆阻器的1T1R结构；阵列中具有双极性结构m×n阵列，m和n均为自然数，对于两输入变量的逻辑运算，m和n至少有一个≥2，m＜M，n＜N，其余均为单极性结构；如果1≤i≤m，在第i行中，第一至第n双极性结构的第二端分别连接至第一至第n字线；第一至第n双极性结构的第一端分别连接至第i位线；在第i行中，第n+1至第N单极性结构的第一端分别连接至第i位线，第二端分别连接至第n+1至第N字线；如果m+1≤i≤M，在第i行中，第一至第N单极性结构的第一端分别连接至第i位线，第二端分别连接至第1至第N字线；对于n≥2，满足执行行操作的条件，执行行操作时：定义电路中忆阻器的高阻态和低阻态分别为逻辑“1”和“0”；选择第一至第n列中的第k列和第l列为逻辑运算列，1≤k≤n，1≤l≤n，以及在第n+1至第N列中选择第r列作为逻辑输出列，n+1≤r≤N，并且选择需要执行逻辑运算的行；在逻辑操作前先进行初始化操作，其中单极性忆阻器初始化为低阻态，除第k列和第l列中代表逻辑输入变量之外的双极性忆阻器初始化为高阻态；初始化后执行逻辑运算时，第k列和第l列的双极性忆阻器的阻值分别作为输入逻辑变量p和q，通过控制第k字线和第l字线分别连接至第一和第二操作电压，并且将第r字线接地，除第k字线和第l字线之外的其它字线浮置，并将所有位线浮置，需要执行逻辑运算的行的双极性结构和单极性结构中的晶体管打开，其余晶体管关闭；施加电压后由于分压作用对单极性忆阻器的阻值的产生影响，将单极性忆阻器的最终阻值作为逻辑输出值；逻辑运算完成之后，撤去施加在第k、第l和第r字线的电压，由于单极性忆阻器具有非易失性，电压撤去之后，逻辑输出值能够以电阻的形式长期保存在第r字线的单极性忆阻器中；当第r字线的单极性忆阻器的输出值需要用作输入变量时，第r字线接地，选择第t字线连接级联电压，1≤t≤n，通过第t列双极性忆阻器施加级联电压，将第r列单极性忆阻器的阻值转移至第t列双极性忆阻器中，完成逻辑级联功能；对于m≥2，满足执行列操作的条件，执行列操作时：定义电路中忆阻器的高阻态和低阻态分别为逻辑“1”和“0”；选择第一至第m行中的第u行和第v行为逻辑运算列，1≤u≤m，1≤v≤m，以及在第m+1至第M行中选择第w行作为逻辑输出列，m+1≤w≤M，并且选择需要执行逻辑运算的列；在逻辑操作前先进行初始化操作，其中单极性忆阻器初始化为低阻态，除第u行和第v行中代表逻辑输入变量之外的双极性忆阻器初始化为高阻态；初始化后执行逻辑运算时，第u行和第v行的双极性忆阻器的阻值分别作为输入逻辑变量p和q，通过控制第u位线和第v位线分别连接至第一和第二操作电压，并且将第w位线接地，除第u位线和第v位线之外的其它位线浮置，并将所有字线浮置，需要执行逻辑运算的列的双极性结构和单极性结构中的晶体管打开，其余晶体管关闭；施加电压后由于分压作用对单极性忆阻器的阻值的产生影响，将单极性忆阻器的最终阻值作为逻辑输出值；逻辑运算完成之后，撤去施加在第u、第v和第w位线的电压，由于单极性忆阻器具有非易失性，电压撤去之后，逻辑输出值能够以电阻的形式长期保存在第w位线的单极性忆阻器中；当第w位线的单极性忆阻器的输出值需要用作输入变量时，第w位线接地，选择第s位线连接级联电压，1≤s≤m，通过第s行双极性忆阻器施加级联电压，将第w行单极性忆阻器的阻值转移至第s行双极性忆阻器中，完成逻辑级联功能；通过控制第一和第二操作电压的不同状态，从而实现多种布尔逻辑功能，具有很高的可重构性。6.如权利要求5所述的逻辑电路阵列，其特征在于，所述逻辑电路阵列执行行操作：当第一操作电压为-V且第二操作电压为V，V＝2...

【专利技术属性】
技术研发人员：杨玉超，徐丽莹，张腾，黄如，
申请(专利权)人：北京大学，
类型：发明
国别省市：北京,11