一种高密度存储阵列制造技术

本发明专利技术一种高密度存储阵列，属于存储器和CMOS混合集成电路技术领域。该阵列由K个高密度存储单元平行排列构成，每个存储单元包括选N个通晶体管、N*M个二端存储器件、一条源线、一条字线和N*M条位线，N个选通晶体管通过将前一个选通晶体管的漏端连接后一个选通晶体管的源端形成漏源串联结构、栅端均连接到字线，漏源串联结构中的首个选通晶体管的源端与源线相连，M个并联的二端存储器件为一组，共N组对应N个选通晶体管，每组中，M个二端存储器件的一端相互连接、且连接到对应选通晶体管的漏端，另一端分别连至M条位线；所述阵列存储单元间共用N*M条位线。本发明专利技术缩小了存储单元的面积，提高了存储阵列集成密度，应用前景广阔。

【技术实现步骤摘要】

本专利技术属于存储器和cmos混合集成电路，具体涉及一种高密度存储阵列。

技术介绍

1、现代社会信息数据量的迅速增多对现有存储器提出了更高的要求，当前的主流非易失存储器为基于nand结构flash，然而flash存储器具有操作电压高，按比例缩小困难等问题。为了应对预期的存储问题，多种非易失存储器被提出，如阻变存储器(rram)、相变存储器(pram)、磁阻存储器(mram)和铁电存储器(feram)等。

2、在多种新型非易失存储器中，二端非易失存储器因为其更高的理论密度与简单结构带来的较低工艺成本受到广泛地关注和研究。在实际应用中，二端存储器需要形成存储阵列来实现高密度结构与高速读写。目前已有的方法主要是通过组成通过晶体管选通，形成一晶体管-一存储器(1t1r)阵列。图1展示了一种由1t1r存储单元组成的阵列，该阵列可以视作由101所示的1t1r存储单元在横、纵方向排列而成，每个存储单元由一个选通晶体管n与存储器件r组成。读取时通过wl信号能够打开对应列器件的晶体管，此时通过bl信号能够施加读电压并检测sl上对应的读电流即可读出相应存储器件的状本文档来自技高网...

【技术保护点】

1.一种高密度存储阵列，其特征在于，该阵列由K个高密度存储单元平行排列构成，所述高密度存储单元包括选N个通晶体管、N*M个二端存储器件、一条源线、一条字线和N*M条位线，其中，N个选通晶体管通过将前一个选通晶体管的漏端连接后一个选通晶体管的源端形成漏源串联结构、其栅端均连接到字线，漏源串联结构中的首个选通晶体管的源端与源线相连，M个并联的二端存储器件为一组，共N组，对应N个选通晶体管，每组中，M个二端存储器件的一端相互连接、且连接到对应选通晶体管的漏端，另一端分别连至M条位线；所述高密度存储阵列的K个高密度存储单元间共用N*M条公共位线，即每个高密度存储单元的M*N条位线分别连接到M*N...

【技术特征摘要】

1.一种高密度存储阵列，其特征在于，该阵列由k个高密度存储单元平行排列构成，所述高密度存储单元包括选n个通晶体管、n*m个二端存储器件、一条源线、一条字线和n*m条位线，其中，n个选通晶体管通过将前一个选通晶体管的漏端连接后一个选通晶体管的源端形成漏源串联结构、其栅端均连接到字线，漏源串联结构中的首个选通晶体管的源端与源线相连，m个并联的二端存储器件为一组，共n组，对应n个选通晶体管，每组中，m个二端存储器件的一端相互连接、且连接到对应选通晶体管的漏端，另一端分别连至m条位线；所述高密度存储阵列的k个高密度存储单元间共用n*m条公共位线，即每个高密度存储单元的m*n条位线分别连接到m*n条公共位线，所述高密度存储阵列包括n*k个选通晶体管，n*m*k个二端存储器件，k条源线，k条字线，和n*m条位线。

2.如权利要求1所述的一种高密度存储阵列，其特征在...

【专利技术属性】
技术研发人员：王宗巍，杨宇航，蔡一茂，黄如，
申请(专利权)人：北京大学，
类型：发明
国别省市：