集成电阻区的VDMOS器件制造技术

本实用新型专利技术涉及一种集成电阻区的VDMOS器件，其在元胞沟槽之间设置第一导电类型欧姆接触区以及第一导电类型体区，在栅介质层内注入电荷，在VDMOS正向导通状态下，栅介质层与第一导电类型体区形成积累层，元胞沟槽沟槽之间不存在第二导电类体区，导通电阻将大幅降低。在体二极管导通状态下，在注入少量的少子电荷后，第一导电类型欧姆接触区以及第一导电类型体区即可导通，从而降低体二极管的正向导通压降，此时导电机制以单极型为主，第一导电类型漂移区中少数载流子浓度较低，极大地提高了体二极管的反向恢复特性。在VDMOS阻断状态下，栅介质层中的电荷能形成耗尽区，与现有的VDMOS结构相比，其耐压不变。

VDMOS Devices with Integrated Resistance Zone

The utility model relates to a VDMOS device with integrated resistance region. The first conductive ohmic contact region and the first conductive body region are arranged between the cell grooves. Charge is injected into the gate dielectric layer. Under the forward conduction state of VDMOS, an accumulation layer is formed between the gate dielectric layer and the first conductive body region. There is no second conductive body region between the cell grooves and grooves. It has been greatly reduced. Under the conduction state of bulk diode, after injecting a small amount of minority carrier charge, the first conductive ohmic contact region and the first conductive body region can be turned on, thus reducing the forward conduction voltage drop of bulk diode. At this time, the conductive mechanism is mainly monopole type, and the minority carrier concentration in the drift region of the first conductive type is low, which greatly improves the reverse recovery characteristics of bulk diode. In the VDMOS blocking state, the charge energy in the gate dielectric layer forms a depletion region, and its voltage withstand is unchanged compared with the existing VDMOS structure.

【技术实现步骤摘要】
集成电阻区的VDMOS器件
本技术涉及一种VDMOS器件，尤其是一种集成电阻区的VDMOS器件，属于VDMOS器件的

技术介绍
VDMOS是功率半导体中应用最广泛的一类功率器件，它具有输入阻抗高、易驱动、开关速度快、热稳定性好等优点。在低压领域，槽栅型VDMOS器件因消除了JFET区电阻且具有更小的元胞尺寸，从而具有更低的比导通电阻而被广泛采用。超结MOSFET是近年来出现的一种重要的功率器件，它的基本原理是电荷平衡原理，通过在普通功率MOSFET的漂移区中引入超结结构，大大改善了普通MOSFET的导通电阻与击穿电压之间的折中关系，因而在功率系统中获得了广泛的应用。基本的超结结构为交替的P柱和N柱，并且P柱、N柱严格满足电荷平衡。在反向偏压下，由于横向电场和纵向电场的相互作用，P柱区和N柱区将完全耗尽，耗尽区内纵向电场分布趋于均匀，因而理论上击穿电压仅仅依赖于耐压层的厚度，与掺杂浓度无关，因为耐压层掺杂浓度可以提高将近一个数量级，从而有效地降低了器件的导通电阻。沟槽栅VDMOS在导通状态下，可等效为由漏极至源极的电阻，不考虑漏极和源极接触电阻时，VDMOS导通电阻RON主要包括以下部分：源区电阻(RN+)，沟道电阻(RCH)，积累层电阻(RA)，漂移区电阻(RD)和衬底电阻(RSUB)。对于高压VDMOS器件，由于漂移区掺杂浓度低，漂移区较长，漂移区电阻(RD)占比较高。但对于中低压VDMOS和超结VDMOS器件，由于漂移区掺杂浓度较大，沟道电阻(RCH)占比较高，如何降低沟道电阻电阻成了减小导通电阻RON的关键。在VDMOS应用过程中，通常需要工作于第三象限(N-MOSFET)或第四象限(P-MOSFET)，如电压调节模组VRM(VoltageRegulatorModule)和H桥电机控制电路。以P-MOSFET为例，传统VDMOS可工作于第二和第四象限，其内部结构集成有PIN体二极管。所集成的PIN体二极管由于PN结内建电势Vbi(室温下Si基器件约0.7V，4H-SiC器件约2.5～3.0V)，因此其导通压降高，Si基器件不低于0.7V，4H-SiC基器件不低于2.5V。此外，在体二极管导通时，由于大注入效应，导致漂移区中存在大量的电子-空穴对，在二极管反向恢复过程中，需要将电子-空穴对抽取出，从而导致其开关速度慢，反向恢复损耗大，极大地限制了电路的工作频率。为提高二极管的开关速度，通常采用电子辐照或集成肖特基二极管的方式。但电子辐照会提高VDMOS导通电阻、同时其电子辐照热稳定性差，特性易退化。而集成肖特基二极管，在高温条件下，泄露电流大。为进一步解决肖特基二极管的反偏泄露电流大的问题，提出集成MOS二极管，采用MOS栅极控制二极管的开通或关断，如公开号为CN107924950A的文件，其公开了MOS二极管具有MOS沟道电阻，MOS二极管元胞结构复杂，尺寸较大，同时需要调整MOS二极管的阈值电压，其工艺、结构复杂。
技术实现思路
本技术的目的是克服现有技术中存在的不足，提供一种集成电阻区的VDMOS器件，其结构紧凑，能有效降低VDMOS的导通电阻，降低VDMOS体二极管正向导通压降，改善体二极管的反向恢复特性，降低VDMOS的功耗。按照本技术提供的技术方案，所述集成电阻区的VDMOS器件，包括半导体基板以及位于所述半导体基板中心的元胞区，所述半导体基板包括第一导电类型漂移区以及位于所述第一导电类型漂移区上部的第二导电类型体区；在所述VDMOS器件的截面上，元胞区包括若干元胞，所述元胞包括两相邻的元胞沟槽，元胞沟槽位于第二导电类型体区内且元胞沟槽的槽底伸入所述第二导电类型体区下方的第一导电类型漂移区内；在元胞沟槽的内壁设置栅介质层，在设置栅介质层的元胞沟槽内填充栅极导电多晶硅；在所述元胞沟槽之间设置第一导电类型欧姆接触区，所述第一导电类型欧姆接触区与元胞沟槽的外壁均接触，所述第一导电类型欧姆接触区与第一导电类型漂移区上方的源极金属层欧姆接触，所述源极金属层通过元胞沟槽槽口的绝缘介质层与栅极导电多晶硅绝缘隔离；在所述栅介质层内注入有电荷。所述第二导电类型体区内设置第一导电类型源区以及第二导电类型源区，所述第一导电类型源区与元胞沟槽的外壁接触，第一导电类型源区位于元胞沟槽与第二导电类型源区的两侧，源极金属层与第一导电类型源区、第二导电类型源区欧姆接触。在所述第一导电类型欧姆接触区的正下方还设置第一导电类型体区，第一导电类型体区的掺杂浓度小于第一导电类型欧姆接触区的掺杂浓度，第一导电类型体区与第一导电类型欧姆接触区接触，第一导电类型体区与元胞沟槽的外壁接触。所述栅介质层内电荷的密度为1e11/cm2～1e13/cm2。在所述第一导电类型漂移区的背面设置第一导电类型衬底，所述第一导电类型衬底与第一导电类型漂移区邻接，在所述第一导电类型衬底上设置漏极金属层，所述漏极金属层与第一导电类型衬底欧姆接触。在所述第一导电类型漂移区内设置超结结构，所述超结结构包括若干交替分布的第一导电类型柱以及第二导电类型柱，第二导电类型柱位于元胞沟槽的正下方，且第二导电类型柱与元胞沟槽的槽底接触。所述半导体基板的材料包括硅。所述“第一导电类型”和“第二导电类型”两者中，对于N型功率VDMOS器件，第一导电类型指N型，第二导电类型为P型；对于P型功率VDMOS器件，第一导电类型与第二导电类型所指的类型与N型半导体器件正好相反。本技术的优点：在元胞沟槽之间设置第一导电类型欧姆接触区以及第一导电类型体区，第一导电类型欧姆接触区与源极金属层欧姆接触，在栅介质层内注入所需的电荷，在VDMOS正向导通状态下，邻近第一导电类型体区的栅介质层形成积累层，元胞沟槽沟槽之间不存在第二导电类体区，因此与现有VDMOS相比，无沟道电阻。对于低压VDMOS和超结VDMOS，导通电阻将大幅降低。在体二极管导通状态下，在注入少量的少子电荷后，第一导电类型欧姆接触区以及第一导电类型体区即可导通，从而降低体二极管的正向导通压降，此时导电机制以单极型为主，第一导电类型漂移区中少数载流子浓度较低，极大地提高了体二极管的反向恢复特性。在VDMOS阻断状态下，栅介质层中的电荷能形成耗尽区，与现有的VDMOS结构相比，其耐压不变，降低VDMOS的功耗。附图说明图1为本技术的结构示意图。图2为本技术的耐压原理图。图3为本技术的VDMOS器件与现有沟槽型VDMOS耐压曲线的对比图。图4为本技术的VDMOS器件与现有沟槽型VDMOS正向导通曲线的对比图。图5为本技术的VDMOS器件与现有沟槽型VDMOS体二极管导通曲线的对比图。图6为本技术的VDMOS器件与现有沟槽型VDMOS体二极管反向恢复曲线的对比图。图7为本技术的另一种结构示意图。图8为本技术超结的VDMOS器件的示意图。图9为图8中VDMOS器件的耐压原理图。附图标记说明：1-源极金属层、2-绝缘介质层、3-P+源区、4-P+欧姆接触区、5-N+源区、6-N型体区、7-栅介质层、8-栅极导电多晶硅、9-P型漂移区、10-P+衬底、11-漏极金属层、12-P型体区以及13-N柱。具体实施方式下面结合具体附图和实施例对本技术作进一步说明。如图1、图2和本文档来自技高网...

【技术保护点】
1.一种集成电阻区的VDMOS器件，包括半导体基板以及位于所述半导体基板中心的元胞区，所述半导体基板包括第一导电类型漂移区以及位于所述第一导电类型漂移区上部的第二导电类型体区；在所述VDMOS器件的截面上，元胞区包括若干元胞，所述元胞包括两相邻的元胞沟槽，元胞沟槽位于第二导电类型体区内且元胞沟槽的槽底伸入所述第二导电类型体区下方的第一导电类型漂移区内；在元胞沟槽的内壁设置栅介质层，在设置栅介质层的元胞沟槽内填充栅极导电多晶硅；其特征是：在所述元胞沟槽之间设置第一导电类型欧姆接触区，所述第一导电类型欧姆接触区与元胞沟槽的外壁均接触，所述第一导电类型欧姆接触区与第一导电类型漂移区上方的源极金属层欧姆接触，所述源极金属层通过元胞沟槽槽口的绝缘介质层与栅极导电多晶硅绝缘隔离；在所述栅介质层内注入有电荷。

【技术特征摘要】
1.一种集成电阻区的VDMOS器件，包括半导体基板以及位于所述半导体基板中心的元胞区，所述半导体基板包括第一导电类型漂移区以及位于所述第一导电类型漂移区上部的第二导电类型体区；在所述VDMOS器件的截面上，元胞区包括若干元胞，所述元胞包括两相邻的元胞沟槽，元胞沟槽位于第二导电类型体区内且元胞沟槽的槽底伸入所述第二导电类型体区下方的第一导电类型漂移区内；在元胞沟槽的内壁设置栅介质层，在设置栅介质层的元胞沟槽内填充栅极导电多晶硅；其特征是：在所述元胞沟槽之间设置第一导电类型欧姆接触区，所述第一导电类型欧姆接触区与元胞沟槽的外壁均接触，所述第一导电类型欧姆接触区与第一导电类型漂移区上方的源极金属层欧姆接触，所述源极金属层通过元胞沟槽槽口的绝缘介质层与栅极导电多晶硅绝缘隔离；在所述栅介质层内注入有电荷。2.根据权利要求1所述的集成电阻区的VDMOS器件，其特征是：所述第二导电类型体区内设置第一导电类型源区以及第二导电类型源区，所述第一导电类型源区与元胞沟槽的外壁接触，第一导电类型源区位于元胞沟槽与第二导电类型源区的两侧，源极金属层与第一导电类型源区、第二导电类型源区欧...

【专利技术属性】
技术研发人员：陈钱，
申请(专利权)人：江苏中科君芯科技有限公司，
类型：新型
国别省市：江苏,32