一种薄膜晶体管阵列基板及液晶显示器制造技术

本发明专利技术提供一种薄膜晶体管阵列基板，包括基板以及设置于所述基板上的像素电极；所述像素电极包括第一分体以及与第一分体连接的多个第二分体，所述第二分体按预定间隔排布；其中，所述第二分体上设置有镂空结构。有益效果：通过在像素电极上增加镂空结构，可以增加曝光过程中，光线穿过光罩的强度，从而增加光阻的感光强度，使像素电极的做的线宽更细、间距更小，同时减少曝光时间和曝光强度，提高生产效益。而在背景技术中已经提及，像素电极的线宽和线距减小，可以增加液晶显示器的液晶效率，液晶效率的提升可以增加液晶显示器的穿透率，从而提升显示品质。

【技术实现步骤摘要】
一种薄膜晶体管阵列基板及液晶显示器
本专利技术涉及显示
，尤其涉及一种薄膜晶体管阵列基板及液晶显示器。
技术介绍
目前普遍采用的液晶显示器，通常由薄膜晶体管阵列基板、彩膜基板以及位于薄膜晶体管阵列基板和彩膜基板之间的液晶层。目前，VA模式薄膜晶体管显示器，以其高开口、高分辨率、广视角等特点为液晶电视等大尺寸面板采用。对于VA模式显示器，传统的像素设计中，薄膜晶体管阵列基板上的像素电极(ITO)设计为鱼骨状，并分割为多个区域改善视角特性，彩膜基板侧的像素电极没有形状。使用上述设计方法的像素，随着像素电极的线宽和线距的减小，像素的液晶效率提升，液晶效率的提升可以增加液晶显示器的穿透率，提升显示品质。但是随着像素电极的线宽及线距变小，制作过程中需要的曝光强度越来越大，曝光时间越来越长，这会降低生产效益。
技术实现思路
本专利技术提供一种薄膜晶体管阵列基板，以解决随着像素电极的线宽及线距变小，制作过程中需要的曝光强度越来越大，曝光时间越来越长，从而导致生产效益降低的技术问题。为解决上述问题，本专利技术提供的技术方案如下：一种薄膜晶体管阵列基板，包括：基板；以及设置于所述基板上的像素电极，所述像素电极包括第一分体以及与第一分体连接的多个第二分体，所述第二分体按预定间隔排布；其中，所述第二分体上设置有镂空结构。优选的，所述第一分体上也设置有镂空结构。优选的，所述镂空结构包括多个孔洞，所述孔洞的横截面形状呈圆形、椭圆形或多边形。优选的，所述孔洞按阵列分布。优选的，所述第二分体呈阵列均匀分布。优选的，所述第二分体倾斜设置且所述第二分体的边缘线与所述第一分体的边缘线形成夹角。优选的，所述夹角为锐角时，所述夹角小于或等于45度；所述夹角为钝角时，所述夹角大于或等于135度。优选的，所述第一分体包括交叉设置的第一电极分支和第二电极分支，位于所述第一电极分支一侧的所述第二分体与位于所述第一电极分支另一侧的所述第二分体关于所述第一电极分支对称分布。优选的，位于所述第二电极分支一侧的所述第二分体与位于所述第二电极分支另一侧的所述第二分体关于所述第二电极分支对称分布。本专利技术还提供一种一种液晶显示器，包括彩膜基板以及上述的薄膜晶体管阵列基板，所述彩膜基板与所述薄膜晶体管阵列基板之间设置有液晶层。本专利技术的有益效果为：通过在像素电极上增加镂空结构，可以增加曝光过程中，光线穿过光罩的强度，从而增加光阻的感光强度，使像素电极的做的线宽更细、间距更小，同时减少曝光时间和曝光强度，提高生产效益。而在
技术介绍
中已经提及，像素电极的线宽和线距减小，可以增加液晶显示器的液晶效率，液晶效率的提升可以增加液晶显示器的穿透率，从而提升显示品质。附图说明为了更清楚地说明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单介绍，显而易见地，下面描述中的附图仅仅是专利技术的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。图1为本专利技术具体实施方式中薄膜晶体管阵列基板的结构示意图；图2为本专利技术具体实施方式中第一分体与第二分体的示意图；图3为本专利技术具体实施方式中液晶显示器的结构示意图。附图标记：10、基板；20、像素电极；21、第一分体；211、第一电极分支；212、第二电极分支；22、第二分体；30、孔洞；41、第一区；42、第二区；43、第三区；44、第四区；50、彩膜基板；60、液晶层。具体实施方式以下各实施例的说明是参考附加的图示，用以例示本专利技术可用以实施的特定实施例。本专利技术所提到的方向用语，例如[上]、[下]、[前]、[后]、[左]、[右]、[内]、[外]、[侧面]等，仅是参考附加图式的方向。因此，使用的方向用语是用以说明及理解本专利技术，而非用以限制本专利技术。在图中，结构相似的单元是用以相同标号表示。本专利技术针对现有的薄膜晶体管阵列基板，随着像素电极的线宽及线距变小，制作过程中需要的曝光强度越来越大，曝光时间越来越长，从而导致生产效益降低的技术问题，本专利技术能解决上述问题。一种薄膜晶体管阵列基板，如图1和图2所示，所述薄膜晶体管阵列基板包括基板10以及设置于所述基板10上的像素电极20。其中，所述像素电极20包括第一分体21以及与第一分体21连接的多个第二分体22，所述第二分体22按预定间隔排布。其中，所述第二分体22上设置有镂空结构。其中，所述第一分体21上也设置有镂空结构。通过在像素电极20上增加镂空结构，可以增加曝光过程中，光线穿过光罩的强度，从而增加光阻的感光强度，使像素电极20的做的线宽更细、间距更小，同时减少曝光时间和曝光强度，提高生产效益。而在
技术介绍
中已经提及，像素电极20的线宽和线距减小，可以增加液晶显示器的液晶效率，液晶效率的提升可以增加液晶显示器的穿透率，从而提升显示品质。具体的，所述镂空结构包括多个孔洞30，所述孔洞30的横截面形状呈圆形、椭圆形或多边形。需要说明的是，在实际实施中，孔洞30的横截面形状也可为其他形状，在此不一一列举。具体的，所述孔洞30按阵列分布。像素电极20在制作过程需要使用曝光显影制程，通过带有预制的镂空结构的光罩，从而在像素电极20上形成镂空结构，通过阵列分布的孔洞30，可以增加曝光过程中，光线穿过光罩的强度和均匀度，从而增加光阻的感光强度，使像素电极20做的更细、间距更小且更均一。具体的，所述第二分体22呈阵列均匀分布。使第二分体22之间的间隙更加均匀统一，从而便于生产制造，减少废品率，提高生产效益。具体的，所述第二分体22倾斜设置且所述第二分体22的边缘线与所述第一分体21的边缘线形成夹角。需要说明的是，所述夹角为a，具体的，所述夹角为锐角时，a小于或等于45度；所述夹角为钝角时，a大于或等于135度。通过将第二分体22倾斜设置，在不改变第二分体22与第一分体21的连接点的情况下，缩小相邻两个所述第二分体22之间的间距，从而增加液晶显示器的液晶效率。具体的，所述第一分体21包括交叉设置的第一电极分支211和第二电极分支212，位于所述第一电极分支211一侧的所述第二分体22与位于所述第一电极分支211另一侧的所述第二分体22关于所述第一电极分支211对称分布。位于所述第二电极分支212一侧的所述第二分体22与位于所述第二电极分支212另一侧的所述第二分体22关于所述第二电极分支212对称分布。需要说明的是，如图2所示，第一电极分支211与第二电极分支212相互垂直以形成十字形的第一分体21，且第一电极分支211与第二电极分支212之间形成第一区41、第二区42、第三区43和第四区44，位于相同区域内的所有第二分体22相互平行。需要对第二分体22的分布情况具体说明的是，位于第一区41的第二分体22与位于第二区42的第二分体22关于第二电极分支212一一对称分布；位于第一区41的第二分体22与位于第三区43的对应的第二分体22关于第一电极分支211一一对称分布；位于第三区43的第二分体22与位于第四区44的第二分体22关于第二电极分支212一一对称分布；位于第四区44的第二分体22关于第二区42的第二分体22关于第一电极分支211一一对应；从而形状均匀排布的第二分体22阵列。图形更加规则均匀的像素电极20便于大批量生产制造，从而可以提高本文档来自技高网...

【技术保护点】
1.一种薄膜晶体管阵列基板，其特征在于，所述薄膜晶体管阵列基板包括：基板；以及设置于所述基板上的像素电极，所述像素电极包括第一分体以及与第一分体连接的多个第二分体，所述第二分体按预定间隔排布；其中，所述第二分体上设置有镂空结构。

【技术特征摘要】
1.一种薄膜晶体管阵列基板，其特征在于，所述薄膜晶体管阵列基板包括：基板；以及设置于所述基板上的像素电极，所述像素电极包括第一分体以及与第一分体连接的多个第二分体，所述第二分体按预定间隔排布；其中，所述第二分体上设置有镂空结构。2.根据权利要求1所述的薄膜晶体管阵列基板，其特征在于，所述第一分体上也设置有镂空结构。3.根据权利要求2所述的薄膜晶体管阵列基板，其特征在于，所述镂空结构包括多个孔洞，所述孔洞的横截面形状呈圆形、椭圆形或多边形。4.根据权利要求3所述的薄膜晶体管阵列基板，其特征在于，所述孔洞按阵列分布。5.根据权利要求1所述的薄膜晶体管阵列基板，其特征在于，所述第二分体呈阵列均匀分布。6.根据权利要求5所述的薄膜晶体管阵列基板，其特征在于，所述第二分体倾斜设置且所述第二分体的边缘线与所述第一分体的...

【专利技术属性】
技术研发人员：郝思坤，
申请(专利权)人：深圳市华星光电半导体显示技术有限公司，
类型：发明
国别省市：广东,44