【技术实现步骤摘要】
数据预处理装置、方法及异步双端随机存取存储器系统
本专利技术涉及计算机
，尤其是涉及一种数据预处理装置、方法及异步双端随机存取存储器系统。
技术介绍
双口RAM(RandomAccessMemory，随机存储器))是在一个SRAM(StaticRandomAccessMemory，静态随机存储器)上具有两套完全独立的数据线、地址线和读写控制线，并允许两个独立的系统同时对该存储器进行随机性的访问，即共享式多端口存储器双口RAM在使用上要注意的问题是如何避免两端对同一RAM存储单元的争用；通常采用插入等待状态的防冲突方式、信号灯防冲突方式或中断防冲突方式对该问题进行解决。然而，针对于异步双端RAM，上述几种防冲突方式的工作效率较低。
技术实现思路
有鉴于此，本专利技术的目的在于提供一种数据预处理装置、方法及异步双端随机存取存储器系统，以提高异步双端随机存取存储器的工作效率。第一方面，本专利技术实施例提供了一种数据预处理装置，该装置与异步双端随机存取存储器连接；该装置包括依次连接的第一读写控制电路、第一数据缓存电路、第二数据缓存电路及第二读写控制电路；第一读写控制电路...
【技术保护点】
1.一种数据预处理装置，其特征在于，所述装置与异步双端随机存取存储器连接；所述装置包括依次连接的第一读写控制电路、第一数据缓存电路、第二数据缓存电路及第二读写控制电路；所述第一读写控制电路与所述异步双端随机存取存储器的第一端口连接；所述第二读写控制电路与所述异步双端随机存取存储器的第二端口连接；所述第一数据缓存电路用于接收并缓存第一写入请求；所述第一写入请求包括第一写入数据及第一数据地址；所述第一读写控制电路用于根据所述第一数据地址，将所述第一写入数据存储至所述异步双端随机存取存储器中；所述第二数据缓存电路用于接收并缓存所述第一写入请求；所述第二读写控制电路用于接收第一读出...
【技术特征摘要】
1.一种数据预处理装置，其特征在于，所述装置与异步双端随机存取存储器连接；所述装置包括依次连接的第一读写控制电路、第一数据缓存电路、第二数据缓存电路及第二读写控制电路；所述第一读写控制电路与所述异步双端随机存取存储器的第一端口连接；所述第二读写控制电路与所述异步双端随机存取存储器的第二端口连接；所述第一数据缓存电路用于接收并缓存第一写入请求；所述第一写入请求包括第一写入数据及第一数据地址；所述第一读写控制电路用于根据所述第一数据地址，将所述第一写入数据存储至所述异步双端随机存取存储器中；所述第二数据缓存电路用于接收并缓存所述第一写入请求；所述第二读写控制电路用于接收第一读出请求，并根据所述第二数据缓存电路中缓存的预设数量的写入请求及所述异步双端随机存取存储器的内部数据，输出所述第一读出请求对应的数据；所述第一读出请求包括第二数据地址。2.根据权利要求1所述的装置，其特征在于，所述第一数据缓存电路包括第一逻辑控制单元及设定空间大小的第一数据缓存单元；所述第一逻辑控制单元用于接收第一写入请求，将所述第一写入数据及所述第一数据地址写入第一数据缓存单元中；所述第一逻辑控制单元还用于将所述第一写入请求发送至所述第二读写控制电路。3.根据权利要求2所述的装置，其特征在于，所述第二数据缓存电路包括第二逻辑控制单元及设定空间大小的第二数据缓存单元；所述第二逻辑控制单元用于接收所述第一写入请求，将所述第一写入数据及所述第一数据地址写入第二数据缓存单元中。4.根据权利要求1所述的装置，其特征在于，所述第一读写控制电路包括第一选择器及第一控制单元；所述第一控制单元用于当未收到读写请求时，产生第二写入请求，将所述第二写入请求通过所述第一选择器发送至所述第一端口，以使所述异步双端随机存取存储器按照预设写入数据的缓存顺序将所述预设写入数据写入预设数据地址；所述预设写入数据及所述预设数据地址按照时间顺序缓存于所述第一数据缓存电路。5.根据权利要求4所述的装置，其特征在于，当所述异步双端随机存取存储器按照预设写入数据的缓存顺序将所述预设写入数据写入预设数据地址后，所述第一读写控制电路还用于向所述...
【专利技术属性】
技术研发人员：陶常勇，沈剑良，刘勤让，吕平，陈艇，汪欣，宋克，李沛杰，刘冬培，付豪，张楠，何丽丽，刘长江，林德伟，杨镇西，
申请(专利权)人：天津市滨海新区信息技术创新中心，国家数字交换系统工程技术研究中心，
类型：发明
国别省市：天津,12
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。