具有可编程优化的存储器-网络处理器制造技术

本发明专利技术涉及具有可编程优化的存储器‑网络处理器。公开了具有为高性能和低功耗而优化的处理元件的多处理器系统以及编程处理元件的关联方法的各种实施例。每个处理元件可以包括提取单元和多个地址生成器单元以及多条流水线化的数据路径。提取单元可以被配置为接收多部分指令，其中多部分指令包括多个字段。第一地址生成器单元可以被配置为依赖于多个字段中的第一字段执行算术运算。第二地址生成器单元可以被配置为生成多个地址中的至少一个地址，其中每个地址依赖于多个字段中的相应字段。并行汇编语言可以被用来控制该多个地址生成器单元和多条流水线化数据路径。

【技术实现步骤摘要】
具有可编程优化的存储器-网络处理器本申请是申请号为201480039082.9、申请日为2014年5月23日、专利技术名称为“具有可编程优化的存储器-网络处理器”的专利技术专利申请的分案申请。
本专利技术涉及多处理器系统，并且更具体而言涉及处理器操作和执行中的改进以及以这种系统为目标的软件的开发。
技术介绍
通用硬件系统的主要目标是在保留完全可编程性的同时实现特定于应用的(不可编程的)硬件性能。在历史上，这两个概念是正相反的极端。特定于应用的硬件是以可能的最高效方式执行特定功能的固定硬件方案。这通常以每功能的能量或每操作的能量并且以每(电路)面积的功能来测量，这可以与产品的部分成本相关。成本和市场动态驱动了对尝试满足这个目标的创新。芯片产品的成本由许多因素构成，包括管芯面积和最终包装。成本还应当考虑开发产品的整个生态系统。这种生态系统成本由将特定应用精简至特定硬件方案的时间、构成整个系统所需的特定硬件方案的数量以及通过定制通信和存储器结构集成所有特定硬件方案所花的时间等等组成。因此，需要完全的集成方案来支持各种特定硬件方案的全部以及它们的自定义互连，结果导致单个芯片管芯上非常大的面积本文档来自技高网...

【技术保护点】
1.一种装置，包括：处理电路，包括被配置为进行用于生成由所述装置执行的指令的执行结果的操作的多个不同部件；以及多个地址生成器单元，被配置为生成所述指令访问的操作数的地址；前端电路，被配置为：检索用于执行的多个指令；以及基于所述多个指令的一个或多个指令特性的识别，将地址生成器单元的第一子集配置为产生所述多个指令的地址，并且在所述多个指令的执行期间选择性地禁用所述处理电路的包括地址生成器单元的第二子集的一个或多个部分长达一个或多个周期。

【技术特征摘要】
2013.05.24 US 61/827,1171.一种装置，包括：处理电路，包括被配置为进行用于生成由所述装置执行的指令的执行结果的操作的多个不同部件；以及多个地址生成器单元，被配置为生成所述指令访问的操作数的地址；前端电路，被配置为：检索用于执行的多个指令；以及基于所述多个指令的一个或多个指令特性的识别，将地址生成器单元的第一子集配置为产生所述多个指令的地址，并且在所述多个指令的执行期间选择性地禁用所述处理电路的包括地址生成器单元的第二子集的一个或多个部分长达一个或多个周期。2.如权利要求1所述的装置，其中所述一个或多个指令特性包括重复指令序列。3.如权利要求2所述的装置，其中所述装置被配置为在执行期间将完整的重复指令序列存储在缓冲区中。4.如权利要求2所述的装置，其中所述一个或多个部分被识别为不用于所述重复指令序列的执行。5.如权利要求1所述的装置，其中所述一个或多个部分包括存储单元。6.如权利要求1所述的装置，其中，为了配置地址生成器单元的第一子集，所述前端电路被配置为选择以下中的一项或多项的值：步幅参数、基本参数或索引参数。7.如权利要求1所述的装置，其中所述一个或多个部分包括提取单元。8.如权利要求1所述的装置，其中所述一个或多个部分包括一个或多个流水线单元。9.如权利要求1所述的装置，其中为了选择性地禁用所述一个或多...

【专利技术属性】
技术研发人员：M·B·多尔，C·S·多比斯，M·B·索尔卡，M·R·乔希诺，K·R·福克纳，K·M·宾德罗斯，S·阿雅，J·M·比尔兹利，D·A·吉布森，
申请(专利权)人：相干逻辑公司，
类型：发明
国别省市：美国,US