芯片上多级电超载保护装置制造方法及图纸

本发明专利技术公开了一种芯片上多级电超载保护装置，包含一涌浪保护器与一第一静电放电保护器。涌浪保护器具有第一箝位电压，第一静电放电保护器具有第二箝位电压，第二箝位电压低于第一箝位电压。涌浪保护器电性并联第一静电放电保护器。涌浪保护器与第一静电放电保护器电性连接于一接收端与一电压端之间，接收端电性连接一内部电路。在包含一静电放电信号与一涌浪信号的一电超载信号出现在接收端时，第一静电放电保护器与涌浪保护器依序被启动，以箝制被内部电路接收的电压。

【技术实现步骤摘要】
芯片上多级电超载保护装置
本专利技术涉及一种保护装置，且特别关于一种芯片上多级电超载保护装置。
技术介绍
一般来说，在芯片输出入接口可能遭遇的各种电子异常事件中，静电放电(ESD，Electro-StaticDischarge)是源于静电累积的电荷突然被传输至输出入接口的导电结构(接垫/针脚/焊球等)。静电放电的本质类似一个电荷源，会快速地(譬如约十亿分之一秒至数十亿分之一秒的等级)因电荷累积而在导电结构上建立高电压；但只要能将其电流导流至芯片外而迅速地使电荷源逸散，就可防止电荷累积的高电压破坏芯片的内部电路。因此，静电放电保护电路会在侦测到静电放电时提供电流路径来疏导静电放电的电流(电荷)。除了上述的静电放电，近年来，另一种被称为涌浪(surge)的电子异常事件也逐渐受到重视。相较于静电放电因电荷累积而快速造成高电压的特性，涌浪事件的本质比较类似于一个持续时间较久(譬如，1×10-5秒的等级)的电压源。涌浪相对静电放电的能量比例为1000。请参阅图1，假设芯片中的静电放电保护装置10连接一内部电路12，此内部电路12电性连接一高电压端VDD与一低电压端VSS。若芯片中的静电放电保护装置10在遭遇涌浪事件时导通电流路径，此一电流路径就会持续导通大电流，反而容易因电流过大而破坏静电放电保护装置10。当静电放电保护装置10以涌浪保护器取代时，静电放电信号则无法唤醒涌浪保护器。换言之，涌浪保护器无法释放静电放电信号。因此，本专利技术针对上述的困扰，提出一种芯片上多级电超载保护装置，以解决上述问题。
技术实现思路
本专利技术的主要目的，在于提供一种芯片上多级电超载保护装置，其利用涌浪保护器与静电放电保护器保护内部电路遭受涌浪(surge)事件与静电放电(ESD)事件。为达上述目的，本专利技术提供一种芯片上多级电超载保护装置，其包含一涌浪保护器与一第一静电放电保护器。涌浪保护器具有第一箝位电压，第一静电放电保护器具有第二箝位电压，其低于第一箝位电压，涌浪保护器电性并联第一静电放电保护器，涌浪保护器与第一静电放电保护器电性连接于一接收端与一电压端之间，接收端电性连接一内部电路。在包含一静电放电信号与一涌浪信号的一电超载(EOS)信号出现在接收端时，第一静电放电保护器与涌浪保护器被依序启动，以箝制一被内部电路接收的电压。在本专利技术的一实施例中，涌浪保护器为导电尖端释放装置。在本专利技术的一实施例中，第一静电放电保护器形成于一半导体基板中，半导体基板上形成一导电布线层，其电性连接第一静电放电保护器，导电尖端释放装置更包含至少一第一导电区块与至少一第二导电区块，至少一第一导电区块与至少一第二导电区块分离，至少一第一导电区块与至少一第二导电区块形成在导电布线层上，并电性连接导电布线层，导电布线层上形成有一介电结构，其位于至少一第一导电区块与至少一第二导电区块之间，至少一第一导电区块与至少一第二导电区块分别电性连接接收端与电压端，至少一第一导电区块电性连接内部电路。在本专利技术的一实施例中，芯片上多级电超载保护装置更包含一第一静电放电强化器，其电性连接于涌浪保护器与第一静电放电保护器之间，并电性连接于接收端与内部电路之间，以阻挡涌浪信号。在电超载信号出现在接收端时，第一静电放电保护器与涌浪保护器依序藉由第一静电放电强化器的电压降被启动。在本专利技术的一实施例中，第一静电放电强化器为一电阻性区块，其形成于导电布线层与半导体基板之间，导电布线层更包含：一介电层，形成于半导体基板上，以覆盖电阻性区块，介电层上设有至少一第一导电区块、至少一第二导电区块与介电结构；至少一第三导电区块，其嵌于介电层中，并电性连接内部电路；至少一第四导电区块，其嵌于介电层中，并与至少一第三导电区块分离，且至少一第四导电区块电性连接电压端；一第一导电通孔，形成于介电层中，以电性连接第一静电放电保护器与至少一第三导电区块；一第二导电通孔，形成于介电层中，以电性连接第一静电放电保护器与至少一第四导电区块；一第三导电通孔，形成于介电层中，以电性连接至少一第三导电区块与电阻性区块；一第四导电通孔，形成于介电层中，以电性连接电阻性区块与至少一第一导电区块，至少一第一导电区块电性连接接收端；以及一第五导电区块，形成于介电层中，以电性连接至少一第四导电区块与至少一第二导电区块。在本专利技术的一实施例中，第一静电放电强化器为电感性区块，其嵌于导电布线层中，导电布线层更包含：一介电层，其形成于半导体基板上，且介电层上设有至少一第一导电区块、至少一第二导电区块与介电结构，电感性区块嵌于介电层中；至少一第三导电区块，嵌于介电层中，并电性连接电感性区块与内部电路；至少一第四导电区块，嵌于介电层中，并与至少一第三导电区块分离，至少一第四导电区块电性连接电压端；一第一导电通孔，形成于介电层中，以电性连接第一静电放电保护器与至少一第三导电区块；一第二导电通孔，形成于介电层中，以电性连接第一静电放电保护器与至少一第四导电区块；一第三导电通孔，形成于介电层中，以电性连接至少一第一导电区块与电感性区块，至少一第一导电区块电性连接接收端；以及一第四导电通孔，形成于介电层中，以电性连接至少一第四导电区块与至少一第二导电区块。在本专利技术的一实施例中，芯片上多级电超载保护装置更包含：多个第二静电放电保护器，其具有不同的第三箝位电压，第三箝位电压低于第二箝位电压，第二静电放电保护器电性并联，且电性连接于内部电路与电压端之间；以及多个第二静电放电强化器，其电性连接于第一静电放电强化器与内部电路之间，以阻挡涌浪信号，第二静电放电强化器的其中的一者电性连接于第二静电放电保护器的其中的二者之间，第二静电放电强化器的其中的一者电性连接于第一静电放电强化器与第二静电放电强化器的其中的一者之间。在电超载信号出现在接收端时，第二静电放电保护器根据从最低的第三箝位电压至最高的第三箝位电压的顺序，并藉由第二静电放电强化器的电压降依序被启动，在第二静电放电保护器被启动后，第一静电放电保护器被启动。。在本专利技术的一实施例中，芯片上多级电超载保护装置更包含一第一静电放电强化器，其电性连接于接收端与第一静电放电保护器之间。在电超载信号出现在接收端时，第一静电放电保护器与涌浪保护器藉由第一静电放电强化器的电压降依序被启动。在本专利技术的一实施例中，芯片上多级电超载保护装置更包含：多个第二静电放电保护器，其具有不同的第三箝位电压，第三箝位电压低于第二箝位电压，第二静电放电保护器电性并联，且电性连接于内部电路与电压端之间；以及多个第二静电放电强化器，其分别电性连接第二静电放电保护器，每一第二静电放电强化器电性连接于其对应的第二静电放电保护器与内部电路之间。在电超载信号出现在接收端时，第二静电放电保护器根据从最低的第三箝位电压至最高的第三箝位电压的顺序，并藉由第二静电放电强化器的电压降依序被启动，在第二静电放电保护器被启动后，第一静电放电保护器被启动。附图说明图1为现有技术的与内部电路连接的静电放电保护装置的电路方块图。图2为本专利技术的芯片上多级电超载保护装置的第一实施例的电路方块图。图3为本专利技术的第一实施例的涌浪保护器与第一静电放电保护器的结构剖视图。图4为本专利技术的芯片上多级电超载保护装置的第二实施例的电路方块图。图5为本专利技术的第二实施例的涌浪保护器、第一静电放电保本文档来自技高网...

【技术保护点】
1.一种芯片上多级电超载保护装置，其特征在于，包含：一涌浪保护器，具有第一箝位电压；以及一第一静电放电保护器，具有第二箝位电压，其低于该第一箝位电压，该涌浪保护器电性并联该第一静电放电保护器，该涌浪保护器与该第一静电放电保护器电性连接于一接收端与一电压端之间，该接收端电性连接一内部电路，在包含一静电放电信号与一涌浪信号的一电超载信号出现在该接收端时，该第一静电放电保护器与该涌浪保护器被依序启动，以箝制一被该内部电路接收的电压。

【技术特征摘要】
2018.07.05 US 16/027,7211.一种芯片上多级电超载保护装置，其特征在于，包含：一涌浪保护器，具有第一箝位电压；以及一第一静电放电保护器，具有第二箝位电压，其低于该第一箝位电压，该涌浪保护器电性并联该第一静电放电保护器，该涌浪保护器与该第一静电放电保护器电性连接于一接收端与一电压端之间，该接收端电性连接一内部电路，在包含一静电放电信号与一涌浪信号的一电超载信号出现在该接收端时，该第一静电放电保护器与该涌浪保护器被依序启动，以箝制一被该内部电路接收的电压。2.如权利要求1所述的芯片上多级电超载保护装置，其特征在于，该接收端为一输入输出端口，该电压端为一低电压端，该内部电路电性连接该低电压端与一高电压端。3.如权利要求1所述的芯片上多级电超载保护装置，其特征在于，该接收端为一高电压端，该电压端为一低电压端，该内部电路电性连接该低电压端。4.如权利要求1所述的芯片上多级电超载保护装置，其特征在于，该涌浪保护器为导电尖端释放装置。5.如权利要求4所述的芯片上多级电超载保护装置，其特征在于，该第一静电放电保护器形成于一半导体基板中，该半导体基板上形成一导电布线层，其电性连接该第一静电放电保护器，该导电尖端释放装置更包含至少一第一导电区块与至少一第二导电区块，该至少一第一导电区块与该至少一第二导电区块分离，该至少一第一导电区块与该至少一第二导电区块形成在该导电布线层上，并电性连接该导电布线层，该导电布线层上形成有一介电结构，其位于该至少一第一导电区块与该至少一第二导电区块之间，该至少一第一导电区块与该至少一第二导电区块分别电性连接该接收端与该电压端，该至少一第一导电区块电性连接该内部电路。6.如权利要求5所述的芯片上多级电超载保护装置，其特征在于，更包含一第一静电放电强化器，其电性连接于该涌浪保护器与该第一静电放电保护器之间，并电性连接于该接收端与该内部电路之间，以阻挡该涌浪信号，在该电超载信号出现在该接收端时，该第一静电放电保护器与该涌浪保护器依序藉由该第一静电放电强化器的电压降被启动。7.如权利要求6所述的芯片上多级电超载保护装置，其特征在于，该第一静电放电强化器为一电阻性区块，其形成于该导电布线层与该半导体基板之间，该导电布线层更包含：一介电层，形成于该半导体基板上，以覆盖该电阻性区块，该介电层上设有该至少一第一导电区块、该至少一第二导电区块与该介电结构；至少一第三导电区块，其嵌于该介电层中，并电性连接该内部电路；至少一第四导电区块，其嵌于该介电层中，并与该至少一第三导电区块分离，且该至少一第四导电区块电性连接该电压端；一第一导电通孔，形成于该介电层中，以电性连接该第一静电放电保护器与该至少一第三导电区块；一第二导电通孔，形成于该介电层中，以电性连接该第一静电放电保护器与该至少一第四导电区块；一第三导电通孔，形成于该介电层中，以电性连接该至少一第三导电区块与该电阻性区块；一第四导电通孔，形成于该介电层中，以电性连接该电阻性区块与该至少一第一导电区块，该至少一第一导电区块电性连接该接收端；以及一第五导电区块，形成于该介电层中，以电性连接该至少一第四导电区块与该至少一第二导电区块。8.如权利要求7所述的芯片上多级电超载保护装置，其特征在于，该电阻性区块的材质为高电阻多晶硅。9.如权利要求6所述的芯片上多级电超载保护装置，其特征在于，该第一静电放电强化器为电感性区块，其嵌于该导电布线层中，该导电布线层更包含：一介电层，其形成于该半导体基板上，且该介电层上设有该至少一第一导电区块、该至少一第二导电区块与该介电结构，该电感性区块嵌于该介电层中；至少一第三导电区块，嵌于该介电层中，并电性连接该电感性区块与该内部电路；至少一第四导电区块，嵌于该介电层中，并与该至少一第三导电区块分离，该至少一第四导电区块电性连接该电压端；一第一导电通孔，形成于该介电层中，以电性连接该第一静电放电保护器与该至少一第三导电区块；一第二导电通孔，形成于该介电层中，以电性连接该第一静电放电保护器与该至少一第四导电区块；一第三导电通孔，形成于该介电层中，以电性连接该至少一第一导电区块与该电感性区块，该至少一第一导电区块电性连接该接收端；以及一第四导电通孔，形成于该介电层中，以电性连接该至少一第四导电区块与该至少一第二导电区块。10.如权利要求9所述的芯片上多级电超载保护装置，其特征在于，该电感性区块为电感线圈。11.如权利要求1所述的芯片上多级电超载保护装置，其特征在于，更包含一第一静电放电强化器，其电性连接于该涌浪保护器与该第一静电放电保护器之间，并电性连接于该接收端与该内部电路之间，以阻挡该涌浪信号，在该电超载信号出现在该接收端时，该第一静电放电保护器与该涌浪保护器藉由该第一静电放电强化器的电压降...

【专利技术属性】
技术研发人员：彭政杰，吴伟琳，姜信钦，
申请(专利权)人：晶焱科技股份有限公司，
类型：发明
国别省市：中国台湾,71