一种CMOS图像传感器及图像输出方法技术

本发明专利技术公开了一种CMOS图像传感器，包括像素阵列、A/2个列级采样保持电路、列选编码及驱动电路和流水线模数转换器，所述像素阵列包含B行A列像素单元，所述第m列像素单元和第m+1列像素单元共用一个列级采样保持电路，所述A/2个列级采样保持电路连接至所述列选编码及驱动电路，所述列选编码及驱动电路的另一端连接所述流水线模数转换器。本发明专利技术提供的一种CMOS图像传感器，在像素单元中增加了开关和电容，并且相邻的两列像素单元共用一个列级采样保持电路，经过一次曝光即可输出一副完整的图像，采用本发明专利技术结构可以大幅缩减芯片面积，达到降低芯片成本的效果。

A CMOS Image Sensor and Image Output Method

The invention discloses a CMOS image sensor, which comprises a pixel array, A/2 column level sampling and holding circuit, column selection coding and driving circuit and pipeline analog-to-digital converter. The pixel array comprises B row A column pixel unit. The m column pixel unit and m+1 column pixel unit share a column level sampling and holding circuit, and the A/2 column level sampling and holding circuit is connected to the column selection. An encoding and driving circuit is connected with the pipelined analog-to-digital converter at the other end of the column encoding and driving circuit. The CMOS image sensor provided by the invention adds switches and capacitors in the pixel unit, and two adjacent row pixel units share a column level sampling and holding circuit. After one exposure, a complete image can be output. By adopting the structure of the invention, the chip area can be greatly reduced and the cost of the chip can be reduced.

【技术实现步骤摘要】
一种CMOS图像传感器及图像输出方法
本专利技术涉及图像传感器领域，具体涉及一种CMOS图像传感器及图像输出方法。
技术介绍
消费电子用图像传感器对性价比的要求较高。在保持性能不变的前提下，通过缩小图像传感器芯片面积，增加每张晶圆上产出的芯片数目，是降低产品成本的直接方式。因此图像传感器开始采用芯片级流水线式模数转换器类型的图像传感器，即一个图像传感器只使用一个流水线工作模式的模数转换器。相较传统的采用列级模数转换器的图像传感器，即每一列像素单元需要对应一个列级模数转换器的图像传感器，采用芯片级流水线式模数转换器类型的图像传感器在读出电路的芯片面积上，已经具备一定小型化的优势。现有技术中的列级采样保持电路，都是一列像素单元使用一组2个采样保持电容，该采样保持电容包含一个用于存储复位信号的电容和另外一个用于存储光信号的电容，如图1所示。一行上每列的像素单元，依次串行经过一个流水线式模数转换器，转换成一行的数字信号，然后再逐行输出整幅图像。现有技术中上述采样电容也画在一个列级电路的版图面积内，如图2所示。但是，由于现有技术中的图像传感器结构需要采用列级相关双采样电路，采样电路中的采样保持电容还是会占掉很大一部分芯片面积，特别是为了保证采样信号的匹配，不失真以及减少噪声的引入，采样电容的值需要越大越好。在实际生产应用中，每一二个采样电容的电容值在500fF左右，为了保证该电容值足够大，列级相关双采样电路的面积就需要足够大，因此列级相关双采样电路在整个图像传感器版图中需要占据相当大的面积，并不利于芯片的高集成度发展方向。基于对感光性能的高要求，图像传感器像素单元通常需要保持尽量大的面积，而且对应一定的光学镜头尺寸，像素单元的尺寸基本统一。因此，我们还需要进一步探索更加合理的像素单元结构以及版图布局，并对读出电路进行合理的整合，以缩小图像传感器除像素阵列外的芯片面积，同时维持产品性能不变。
技术实现思路
本专利技术的目的是提供一种CMOS图像传感器，在像素单元中增加了开关和用于存储信号的电容，并且相邻的两列像素单元共用一个列级采样保持电路和列级读出电路，经过一次曝光即可输出一副完整的图像，采用本专利技术结构可以大幅缩减芯片面积，达到降低芯片成本的效果。为了实现上述目的，本专利技术采用如下技术方案：一种CMOS图像传感器，包括像素阵列、A/2个列级采样保持电路、列选编码及驱动电路和流水线模数转换器，所述像素阵列包含B行A列像素单元，所述第m列像素单元和第m+1列像素单元共用一个列级采样保持电路，所述A/2个列级采样保持电路连接至所述列选编码及驱动电路，所述列选编码及驱动电路的另一端连接所述流水线模数转换器；其中，A为大于等于2的偶数，B为大于等于1的整数，m为奇数，且1≤m＜A。进一步地，所述像素阵列中第n行第m列像素单元和第n行第m+1列像素单元同时复位曝光，并依次被读出，其中，n为整数，且1≤n≤B进一步地，所述CMOS图像传感器还包括A/2个列级读出电路，其中，所述像素阵列中第m列像素单元和第m+1列像素单元共用一个列级读出电路。进一步地，述第n行第m列像素单元包括光电二极管PDn,m、传输控制MOS管MT1_n、开关S01_n和电容C01_n，所述第n行第m+1列像素单元包括光电二极管PDn,m+1、传输控制MOS管MT2_n、开关S02_n和电容C02_n，所述第n行第m列像素单元和第n行第m+1列像素单元共用复位MOS管MR_n、放大MOS管MF_n和行选MOS管Mrow_n，具体连接关系为：所述光电二极管PDn,m的正极与地电平相连，负极与所述传输控制MOS管MT1_n的漏极相连；所述传输控制MOS管MT1_n的源极与所述电容C01_n的一端及所述开关SO1_n的一端共同连接，所述传输控制MOS管MT1_n的栅极与传输控制信号TX01_n相连；所述电容C01_n的另一端与地电平相连；所述开关S01_n的另一端与放大MOS管MF_n的栅极、复位MOS管MR_n的源极、开关S02_n的一端共同连接；所述光电二极管PDn,m+1的正极与地电平相连，负极与传输控制MOS管MT2_n的漏极相连；所述传输控制MOS管MT2_n的源极与所述电容C02_n的一端及所述开关SO2_n的另一端共同连接，所述传输控制MOS管MT2_n的栅极与传输控制信号TX02_n相连；所述电容C02_n的另一端与地电平相连；所述开关S02_n的另一端与放大MOS管MF_n的栅极、复位MOS管MR_n的源极、开关S01_n的一端共同连接；所述复位MOS管MR_n的栅极与复位信号RST_n相连，所述复位MOS管MR_n的漏极与电源正极VDD相连；所述放大MOS管MF_n的漏极与电源正极VDD相连，所述放大MOS管MF_n的源极与行选MOS管Mrow_n的漏极相连，所述行选MOS管Mrow_n的栅极与行选信号RS_n相连，所述行选MOS管Mrow_n的源极作为图像传感器阵列中第n行第m列及第n行第m+1列像素单元共同的信号输出端。进一步地，所述像素阵列中每列像素单元的信号输出端连接在一起。进一步地，所述像素阵列中每行像素单元中奇数列的控制信号均相同，偶数列的控制信号均相同。进一步地，所述像素单元中的MOS管均为NMOS管。进一步地，所述像素阵列中的源极和漏极可以互换。一种采用本专利技术CMOS图像传感器进行图像输出的方法，包括如下步骤：S01：同时关闭像素阵列中第n行像素单元中的开关S01_n和开关S02_n，对像素阵列第n行中的像素单元同时进行复位；其中，n为整数，且1≤n≤B；S02：打开开关S02_n，保持住像素阵列第n行中偶数列像素单元的复位信号；S03：对像素阵列第n行中的像素单元同时进行曝光，此时，曝光后的光信号存储在光电二极管中；S04：控制信号TX01_n变为高电平，使得第n行中奇数列像素单元中光电二极管中的光信号传输至电容C01_n中，之后读出第n行中奇数列图像；S05：控制信号TX02_n变为高电平，使得第n行中偶数列像素单元中光电二极管中的光信号传输至电容C02_n中，之后读出第n行中偶数列组图像；S06：将第n行中奇数列图形和偶数列图像组合成第n行图像；S07：重复步骤S01-S06，对像素阵列中的所有行进行复位曝光读出，得出完整的图像。本专利技术的有益效果为：本专利技术中像素单元中增加了开关和用于存储信号的电容，并且相邻的奇偶列像素单元共用一个列级采样保持电路，经过一次曝光即可输出奇偶列图像。相比于现有技术中每列像素对应一个列级采样保持电路，本专利技术能够实现芯片面积上的小型化。同时，因为奇偶列共享的列级采样保持电路可以避免列与列之间因为设计规则的要求导致的版图面积损失，从而在电容值大小一定的情况下，又进一步减小了芯片在列方向所占据的面积。因此，本专利技术结构能够大幅缩减了芯片面积，达到了降低芯片成本的效果。附图说明附图1为现有技术中列级采样保持电路的结构示意图。附图2为现有技术中CMOS图像传感器的结构示意图。附图3为现有技术中CMOS图像传感器的像素单元的结构示意图。附图4为本专利技术中CMOS图像传感器的的结构示意图。附图5为本专利技术中CMOS图像传感器的像素单元的结构示意图。附图6为本专利技术中CMOS图像传感器的版图示意图。具体实施方式为使本文档来自技高网...

【技术保护点】
1.一种CMOS图像传感器，其特征在于，包括像素阵列、A/2个列级采样保持电路、列选编码及驱动电路和流水线模数转换器，所述像素阵列包含B行A列像素单元，所述第m列像素单元和第m+1列像素单元共用一个列级采样保持电路，所述A/2个列级采样保持电路连接至所述列选编码及驱动电路，所述列选编码及驱动电路的另一端连接所述流水线模数转换器；其中，A为大于等于2的偶数，B为大于等于1的整数，m为奇数，且1≤m＜A。

【技术特征摘要】
1.一种CMOS图像传感器，其特征在于，包括像素阵列、A/2个列级采样保持电路、列选编码及驱动电路和流水线模数转换器，所述像素阵列包含B行A列像素单元，所述第m列像素单元和第m+1列像素单元共用一个列级采样保持电路，所述A/2个列级采样保持电路连接至所述列选编码及驱动电路，所述列选编码及驱动电路的另一端连接所述流水线模数转换器；其中，A为大于等于2的偶数，B为大于等于1的整数，m为奇数，且1≤m＜A。2.根据权利要求1所述的一种CMOS图像传感器，其特征在于，所述像素阵列中第n行第m列像素单元和第n行第m+1列像素单元同时复位曝光，并依次被读出，其中，n为整数，且1≤n≤B。3.根据权利要求2所述的一种CMOS图像传感器，其特征在于，所述CMOS图像传感器还包括A/2个列级读出电路，其中，所述像素阵列中第m列像素单元和第m+1列像素单元共用一个列级读出电路。4.根据权利要求3所述的一种CMOS图像传感器，其特征在于，所述第n行第m列像素单元包括光电二极管PDn,m、传输控制MOS管MT1_n、开关S01_n和电容C01_n，所述第n行第m+1列像素单元包括光电二极管PDn,m+1、传输控制MOS管MT2_n、开关S02_n和电容C02_n，所述第n行第m列像素单元和第n行第m+1列像素单元共用复位MOS管MR_n、放大MOS管MF_n和行选MOS管Mrow_n，具体连接关系为：所述光电二极管PDn,m的正极与地电平相连，负极与所述传输控制MOS管MT1_n的漏极相连；所述传输控制MOS管MT1_n的源极与所述电容C01_n的一端及所述开关SO1_n的一端共同连接，所述传输控制MOS管MT1_n的栅极与传输控制信号TX01_n相连；所述电容C01_n的另一端与地电平相连；所述开关S01_n的另一端与放大MOS管MF_n的栅极、复位MOS管MR_n的源极、开关S02_n的一端共同连接；所述光电二极管PDn,m+1的正极与地电平相连，负极与传输控制MOS管MT2_n的漏极相连；所述传输控制MOS管MT2_n的源极与所述电容C02_n的一端及所述开关SO2_n的另一端共同连接，所述传输控制MOS管MT2_n的栅极与传输控...

【专利技术属性】
技术研发人员：段杰斌，蒋宇，李琛，
申请(专利权)人：上海集成电路研发中心有限公司，成都微光集电科技有限公司，
类型：发明
国别省市：上海,31