一种感光芯片、摄像头模组及电子设备制造技术

本申请实施例公开了一种感光芯片、摄像头模组及电子设备。该感光芯片包括集成电路和位于衬底上的至少两个像素阵列；所述集成电路包括模拟信号放大器，所述至少两个像素阵列复用所述模拟信号放大器。采用本申请实施例的技术方案，以同一晶圆作为衬底，在该衬底上设计并形成多摄系统的感光芯片，通过多个像素阵列复用模拟信号放大器，可以减少衬底上的电路，进而，可以减小感光芯片及摄像头模组的尺寸。

【技术实现步骤摘要】
一种感光芯片、摄像头模组及电子设备
本申请实施例涉及半导体器件技术，尤其涉及一种感光芯片、摄像头模组及电子设备。
技术介绍
具有多个摄像头模组的电子设备能够分别控制不同的摄像头执行不同功能，从而使得通过摄像头捕捉的画面具有更多内容且更加清晰，成像更加精致、色彩更加鲜艳。然而，相关技术中具有多个摄像头模组的多摄系统通常是将多个摄像头模组通过支架组装得到的。如图1所示，通过支架130将第一摄像头模组10和第二摄像头模组20装配成多摄系统。每个摄像头模组包括感光芯片(140，150)及镜头组件(110，120)，其中，镜头组件(110，120)包括镜头、镜座和马达。感光芯片(140，150)焊接于线路板160上，且感光芯片(140，150)上的成像区(141，151)位于镜头(110，120)的垂直投影区域。由于采用模组级别的组装方式，可能无法满足模组间位置的生产、标定精度要求。如双目测距、图像融合等场景，微小的距离或角度的偏差都会对最终结果造成较大的偏差。
技术实现思路
本申请实施例提供一种感光芯片、摄像头模组及电子设备，可以优化相关技术中的多摄系统的设计方案。第一方面，本申请实施例提供了一种感光芯片，包括集成电路和位于衬底上的至少两个像素阵列；所述集成电路包括模拟信号放大器，所述至少两个像素阵列复用所述模拟信号放大器。第二方面，本申请实施例还提供了一种摄像头模组，该摄像头模组包括如上述第一方面所述的感光芯片。第三方面，本申请实施例还提供了一种电子设备，该电子设备具有如上述第二方面所述的摄像头模组。本申请实施例提供一种感光芯片方案，包括集成电路和位于衬底上的至少两个像素阵列；所述集成电路包括模拟信号放大器，所述至少两个像素阵列复用所述模拟信号放大器。通过本申请实施例的技术方案，以同一晶圆作为衬底，在该衬底上设计并形成多摄系统的感光芯片，实现在通过半导体制造感光芯片的阶段完成多摄系统的感光区的位置标定，提高了多摄系统的装配精度。另外，该感光芯片具有多摄系统要求的数目的像素阵列，且多个像素阵列复用模拟信号放大器，从而减少衬底上的电路，进而，可以减小感光芯片及摄像头模组的尺寸。同时，至少两个像素阵列共用一个模拟信号放大电路，可以提高影像效果的一致性，避免因模拟信号放大电路存在差异导致最终输出的影像效果存在差异的情况，节省调整影像效果使效果一致的时间，从而，缩短了影像数据的处理时间。附图说明图1为传统的双摄系统的结构示意图；图2是本申请实施例提供的一种感光芯片的结构框图；图3是本申请实施例提供的另一种感光芯片的结构框图；图4是相关技术中经典的相关双采样电路的电路原理图；图5是相关双采样电路的工作时序图；图6是本申请实施例提供的一种感光芯片的结构框图；图7是本申请实施例提供的一种摄像头模组的结构示意图；图8是本申请实施例提供的一种智能手机的结构框图。具体实施方式下面结合附图和实施例对本申请作进一步的详细说明。可以理解的是，此处所描述的具体实施例仅仅用于解释本申请，而非对本申请的限定。另外还需要说明的是，为了便于描述，附图中仅示出了与本申请相关的部分而非全部结构。需要说明的是，由于半导体技术和工艺水平的不断提高，图像传感器(ImageSensor)作为视觉信息获取的一种基础器件，因其能实现信息的获取、转换和视觉功能的扩展，给出直观、多层次、内容丰富的可视图像信息，而具有越来越广泛的应用。相关技术中应用最为广泛的固体图像传感器主要包括电荷耦合器件(CCD)图像传感器和互补金属氧化物半导体(CMOS)图像传感器。本申请实施例的感光芯片可以是上述两种类型的图像传感器。该感光芯片的半导体衬底上具有至少两个像素阵列，以及实现感光芯片功能的集成电路。该集成电路包括模拟信号放大器(即可以认为是可以实现信号放大的模拟信号放大电路)，上述至少两个像素阵列复用该模拟信号放大电路。需要说明的是，本申请实施例中按照设定时序对至少两个像素阵列进行顺序读取，且对每个像素阵列采用逐行扫描逐列读取的方式，由此保证由第一像素阵列内所有像素点对应的像素信号均被读取后才读取第二像素阵列内的像素信号。将该像素信号输出至模拟信号放大电路进行信号放大后，再输出至模数转换器。需要说明的是，像素阵列，为影像的成像区，含有x*y(行*列)成像像素点，每个像素点均具有感光能力，可以将光信号转换为对应的模拟电子信号。集成电路包括行扫描电路，像素阵列通过开关管(三极管或场效应管)与该行扫描电路电连接，输出行扫描信号至该像素阵列。可以理解的是，行扫描电路的数量可以与像素阵列的数量相同，第一行扫描电路与第一像素阵列电连接，第二行扫描电路与第二像素阵列电连接，……，第n行扫描电路与第n像素阵列电连接，其中，n的取值由多摄系统的像素阵列的数量确定。可选的，上述至少两个行扫描电路按照串行工作方式输出行扫描信号，实现顺序扫描至少两个像素阵列。需要说明的是，可以采用半导体器件制备工艺在同一晶圆上形成多个感光芯片，并逐个进行切割。其中，感光芯片包括至少两个像素阵列及对应的集成电路。可以避免相关技术中多摄系统模组级装配难度大、难调试的问题。相关技术中，多摄系统的摄像头模组为多个感光芯片对应多个镜头，每个摄像头具有各自独立的功能、相互之间没有功能共用部分，由于芯片是分别位于各自的线路板上，每个芯片的放置角度、倾斜度均有差异，会增加后续装备及调试的难度。为了便于理解，以CMOS图像传感器为例介绍感光芯片的结构。图2是本申请实施例提供的一种感光芯片的结构框图。图2所示的感光芯片包括第一像素阵列202、第二像素阵列206，以及集成电路，其中，集成电路包括与第一像素阵列202电连接的第一行扫描电路201及第一列读取电路203、与第二像素阵列206电连接的第二行扫描电路205及第二列读取电路206、模拟信号放大器209、第一模数转换器210及第二模数转换器211。第一列读取电路203与第二列读取电路207均与模拟信号放大器209电连接，用于顺序读取像素阵列中列总线上的像素信号，并将该像素信号输出至该模拟信号放大器209。模拟信号放大器209分别与第一模数转换器210及第二模数转换器211电连接。第一模数转换器210与第一影像处理器电连接，第一影像处理器与第一I/O接口电连接。第二模数转换器211与第二影像处理器213电连接，第二影像处理器与第二I/O接口电连接。其中，第一影像处理器、第一I/O接口、第二影像处理器与第二I/O接口可以集成于线路板上。在检测到摄像头开启指令时，处理器(如CPU)输出控制信号至感光芯片的时序控制电路，以使时序控制电路输出扫描控制脉冲至第一行扫描电路201，以及，输出列选控制信号至第一列选择电路204。第一行扫描电路201按照扫描控制脉冲逐行输出行扫描信号至第一像素阵列202。第一列选择电路204，用于按照列选控制信号选通待读取列的列总线216与第一列读取电路203。其中，扫描控制脉冲用于控制第一行扫描电路201在第一时间段向第一像素阵列的第一行输出行扫描信号，以实现与第一行的像素电连接的场效应管导通，且在该第一时间段内，列选控制信号用于控制第一列选择电路204输出导通信号至列总线与第一列读取电路203之间的场效应管，以分别接通各个场效应管，实现逐个读取列总线上的像本文档来自技高网...

【技术保护点】
1.一种感光芯片，包括集成电路和位于衬底上的至少两个像素阵列；其特征在于，所述集成电路包括模拟信号放大器，所述至少两个像素阵列复用所述模拟信号放大器。

【技术特征摘要】
1.一种感光芯片，包括集成电路和位于衬底上的至少两个像素阵列；其特征在于，所述集成电路包括模拟信号放大器，所述至少两个像素阵列复用所述模拟信号放大器。2.根据权利要求1所述的感光芯片，其特征在于，所述集成电路还包括至少两个行扫描电路，至少两个行扫描电路按照串行工作方式输出行扫描信号，实现顺序扫描至少两个像素阵列。3.根据权利要求1所述的感光芯片，其特征在于，所述集成电路还包括至少两个列读取电路；所述至少两个列读取电路均与所述模拟信号放大器电连接，用于顺序读取像素阵列中列总线上的像素信号，并将所述像素信号输出至所述模拟信号放大器；所述模拟信号放大器，用于对所述像素信号进行放大处理，并将放大后的像素信号输出至对应的模数转换器。4.根据权利要求3所述的感光芯片，其特征在于，所述列读取电路包括相关双采样电路，用于采集所述像素阵列中像素的积分信号及复位信号，计算所述积分信号与所述复位信号的差值，将所述差值输出至所述模拟信号放大器。5.根据权利要求3所述的感光芯片，其特征在于，所述模数转换器的数量与像素阵列的数量相同；以及，所述集成电路还包括开关电路，所述开关电路串联于所述模拟信号放大器与所述模数转换...

【专利技术属性】
技术研发人员：张弓，
申请(专利权)人：OPPO广东移动通信有限公司，
类型：发明
国别省市：广东,44