高精度步进延迟系统技术方案

本发明专利技术提出一种高精度步进延迟系统，其包括：配电器，用于提供多种规格的电源输出；恒温晶体振荡器，用于产生高稳时钟信号；FPGA控制模块，用于完成步进延迟系统的逻辑控制和粗延迟量、细延迟量的计算，FPGA控制模块接收高稳时钟信号，并产生发射触发时钟信号和接收触发时钟信号；以及细延迟电路，用于接收所述接收触发时钟信号，并产生步进延迟脉冲信号，其中，发射触发时钟信号用于触发雷达的发射机工作，步进延迟脉冲信号用于触发雷达的接收机工作。本发明专利技术获得了高精度、大时窗的步进延迟系统，解决了雷达的等效采样接收机的步进精度和时窗大小之间存在矛盾关系的问题。

High Precision Stepping Delay System

The invention provides a high-precision stepping delay system, which includes: distributor for providing power output of various specifications; constant temperature crystal oscillator for generating high-stability clock signal; FPGA control module for completing logic control of stepping delay system and calculation of coarse delay and fine delay, and FPGA control module for receiving high-stability clock signal and generating transmission trigger. The clock signal and the receiving trigger clock signal, as well as the fine delay circuit, are used to receive the receiving trigger clock signal and generate the step delay pulse signal, in which the transmitting trigger clock signal is used to trigger the transmitter of the radar and the step delay pulse signal is used to trigger the receiver of the radar. The invention obtains a step delay system with high precision and large time window, and solves the problem of the contradiction between the step precision of the equivalent sampling receiver of radar and the size of the time window.

【技术实现步骤摘要】
高精度步进延迟系统
本专利技术涉及电子电路
，具体地，涉及一种高精度步进延迟系统。
技术介绍
目前的雷达系统中，尤其是超宽带无载频脉冲探地雷达系统，大多采用时域体制的顺序等效采样方式来实现，其发射和接收均使用同步信号。对探地雷达而言，发射机输出极窄脉冲信号，具有准周期性，因而该准周期信号接收可利用取样门电路结构结合等效采样获得。而等效采样的关键之一是构建高精度的步进延迟时钟，该步进时钟频率与重频相同，每个采样点相对前一个采样点步进一定的延迟量，经过多个重复周期后，便可获得一个完整周期的信号波形。当前构建步进延迟时钟的方法主要有：快慢斜坡比较法，频差法，延迟芯片法，这些方法均各有利弊。快慢斜坡比较法实现不同大小时间窗时，需要运用多种规格的电容来构成，很难兼顾步进精度与大时窗的要求；并且构成该类电路，总体来看是分离器件很多，电路相对复杂，调试难度大；多套产品生产时，延迟时窗的一致性很难保证。对于延迟芯片法，可编程延迟芯片的编程级数不够多，所能形成的时间窗很小，不能满足深层探测需求。该类器件信号输出采用高速逻辑电平，造成外围接口电路的复杂性；为扩大时窗采用级联方案时，所需芯片数量多，且级联芯片的固有延迟一致性不确定，每片芯片的精确步进延迟大小也不尽相同，因此存在明显的步进延迟量的非均匀性。采用频差法时，易产生一些冗余信号，使取样效率降低，同时其实现步进精度不是太高。
技术实现思路
针对上述问题，本专利技术的目的是提出一种高精度步进延迟系统，适用于苛刻条件下、高精度、大时窗的探测需求。本专利技术一方面提出了一种高精度步进延迟系统，其特征在于，所述高精度步进延迟系统包括：配电器，用于提供多种规格的电源输出；恒温晶体振荡器，用于产生高稳时钟信号；FPGA控制模块，用于完成所述高精度步进延迟系统的逻辑控制和粗延迟量、细延迟量的计算，所述FPGA控制模块接收所述高稳时钟信号，并产生发射触发时钟信号和接收触发时钟信号；以及细延迟电路，用于接收所述接收触发时钟信号，并产生步进延迟脉冲信号，其中，所述发射触发时钟信号用于触发雷达的发射机工作，所述步进延迟脉冲信号用于触发雷达的接收机工作。在一些实施例中，所述FPGA控制模块包括：脉冲重复频率产生模块，用于接收所述高稳时钟信号，并根据预设置的脉冲重复频率参数产生具有重复频率的脉冲信号；计数控制模块，用于接收所述高稳时钟信号，并将预设置的延迟参数拆分为细延迟值和粗延迟值，其中粗延迟值包括发射延迟值和接收延迟值；以及触发时钟产生模块，用于接收所述高稳时钟信号和所述具有重复频率的脉冲信号，并根据所述发射延迟值和所述接收延迟值分别产生所述发射触发时钟信号和所述接收触发时钟信号。在一些实施例中，所述发射延迟值为固定值；所述接收延迟值从0开始增大。在一些实施例中，所述细延迟电路包括：双通道数模转换器，用于根据所述细延迟值和预设的校准电压值，产生校准电压和斜坡信号；以及主体电路，用于产生所述步进延迟脉冲信号，所述主体电路包括第一运算放大器、第二运算放大器和比较器。在一些实施例中，在所述主体电路中：所述第一运算放大器的输入负端通过第一电阻连接所述斜坡信号，且通过第二电阻连接所述接收触发时钟信号；所述第一运算放大器的输入正端通过第三电阻连接参考电压，且通过第四电阻接地；所述第一运算放大器的输出端连接二极管的正极，且通过第五电阻与所述第一运算放大器的输入负端连接；以及所述二极管的负极连接第一节点。在一些实施例中，在所述主体电路中：所述第二运算放大器的输入正端通过第六电阻连接所述校准电压；所述第二运算放大器的输入负端依次通过第八电阻、第二节点和第十二电阻接地；所述第二运算放大器的输出端通过第七电阻连接三极管的基极；所述三极管的发射极连接所述第二节点；以及所述三极管的集电极连接所述第一节点。在一些实施例中，在所述主体电路中：所述比较器的负输入端连接所述第一节点，且通过第一电容接地；所述比较器的正输入端通过第十电阻连接所述参考电压，且通过第十一电阻接地；以及所述比较器的输出端通过并联的第二电容和第九电阻与所述比较器的负输入端连接，所述比较器的输出端用于输出所述步进延迟脉冲信号。在一些实施例中，所述第二运算放大器、晶体管及其外围的电阻构成恒流源结构；通过调整提供给所述恒流源的校准电压的大小来校准所述高精度步进延迟系统。基于上述技术方案可知，本专利技术至少取得了以下有益效果：本专利技术提出了高精度、大时窗的步进延迟系统，解决了雷达的等效采样接收机的步进精度和时窗大小之间存在矛盾关系的问题；为高精度雷达系统提供步进延迟解决方案，满足工程使用需求。附图说明图1为本专利技术实施例的高精度步进延迟系统的结构框图；图2为图1中的FPGA控制模块的结构框图；图3为图1中的细延迟电路的电路图；图4为本专利技术实施例中慢斜坡比较电平与步进延迟的关系图；图5为本专利技术实施例的高精度步进延迟系统中各信号的时序关系图；图6为本专利技术实施例的高精度步进延迟系统的测试与校准框图；图7为本专利技术实施例的高精度步进延迟系统的测试结果图。具体实施方式为使本专利技术的目的、技术方案和优点更加清楚，下面将对本专利技术的技术方案进行清楚、完整地描述。显然，所描述的实施例是本专利技术的一部分实施例，而不是全部的实施例。基于所描述的本专利技术的实施例，本领域普通技术人员在无需创造性劳动的前提下所获得的所有其他实施例，都属于本专利技术保护的范围。除非另外定义，本专利技术使用的技术术语或者科学术语应当为本专利技术所属领域内具有一般技能的人士所理解的通常意义。图1为本专利技术的实施例的高精度步进延迟系统的结构框图，如图1所示，该高精度步进延迟系统包括配电器1、恒温晶体振荡器2(恒温晶振)、FPGA(Field-ProgrammableGateArray，现场可编程门阵列)控制模块3和细延迟电路4。其中，配电器1用于提供多种规格的电源输出；优选地，配电器1还用于对每路电源进行处理，降低噪声，满足系统低噪工作需要。恒温晶体振荡器2是高精度步进延迟系统的输入时钟源，用于产生高稳定度的时钟信号(以下表述为高稳时钟信号)，时钟频率由系统需要选定。FPGA控制模块3用于完成高精度步进延迟系统的逻辑控制和粗延迟量、细延迟量的计算；FPGA控制模块3接收高稳时钟信号，并产生发射触发时钟信号Tr_clk和接收触发时钟信号Rx_clk。细延迟电路4用于接收接收触发时钟信号Rx_clk，并产生步进延迟脉冲信号Rx_clkstep。其中，发射触发时钟信号Tr_clk用于触发雷达的发射机5工作，步进延迟脉冲信号Rx_clkstep用于触发超宽带雷达的接收机6工作。进一步参照图2，根据一些实施例，FPGA控制模块3包括：脉冲重复频率(RPF)产生模块31、计数控制模块32和触发时钟产生模块33。上述三个模块均接收高稳时钟信号。PRF模块31根据预设置的PRF参数产生具有重复频率的脉冲信号，即PRF脉冲信号；重复频率的大小可根据系统要求由PRF参数设置，以满足不同系统的需求。计数控制模块32将预设置的延迟参数拆分为细延迟值和粗延迟值，其中粗延迟值包括发射延迟值和接收延迟值；优选地，发射延迟值为固定值，接收延迟值从0开始增大。触发时钟产生模块33还接收PRF脉冲信号，并根据发射延迟值和接收延迟值分别产生发射触发时钟信号Tr_clk和本文档来自技高网...

【技术保护点】
1.一种高精度步进延迟系统，其特征在于，所述高精度步进延迟系统包括：配电器，用于提供多种规格的电源输出；恒温晶体振荡器，用于产生高稳时钟信号；FPGA控制模块，用于完成所述高精度步进延迟系统的逻辑控制和粗延迟量、细延迟量的计算，所述FPGA控制模块接收所述高稳时钟信号，并产生发射触发时钟信号和接收触发时钟信号；以及细延迟电路，用于接收所述接收触发时钟信号，并产生步进延迟脉冲信号，其中，所述发射触发时钟信号用于触发雷达的发射机工作，所述步进延迟脉冲信号用于触发雷达的接收机工作。

【技术特征摘要】
1.一种高精度步进延迟系统，其特征在于，所述高精度步进延迟系统包括：配电器，用于提供多种规格的电源输出；恒温晶体振荡器，用于产生高稳时钟信号；FPGA控制模块，用于完成所述高精度步进延迟系统的逻辑控制和粗延迟量、细延迟量的计算，所述FPGA控制模块接收所述高稳时钟信号，并产生发射触发时钟信号和接收触发时钟信号；以及细延迟电路，用于接收所述接收触发时钟信号，并产生步进延迟脉冲信号，其中，所述发射触发时钟信号用于触发雷达的发射机工作，所述步进延迟脉冲信号用于触发雷达的接收机工作。2.根据权利要求1所述的高精度步进延迟系统，其特征在于，所述FPGA控制模块包括：脉冲重复频率产生模块，用于接收所述高稳时钟信号，并根据预设置的脉冲重复频率参数产生具有重复频率的脉冲信号；计数控制模块，用于接收所述高稳时钟信号，并将预设置的延迟参数拆分为细延迟值和粗延迟值，其中粗延迟值包括发射延迟值和接收延迟值；以及触发时钟产生模块，用于接收所述高稳时钟信号和所述具有重复频率的脉冲信号，并根据所述发射延迟值和所述接收延迟值分别产生所述发射触发时钟信号和所述接收触发时钟信号。3.根据权利要求2所述的高精度步进延迟系统，其特征在于，所述发射延迟值为固定值；所述接收延迟值从0开始增大。4.根据权利要求2所述的高精度步进延迟系统，其特征在于，所述细延迟电路包括：双通道数模转换器，用于根据所述细延迟值和预设的校准电压值，产生校准电压和斜坡信号；以及主体电路，用于产生所述步进延迟脉冲信号，所述...

【专利技术属性】
技术研发人员：沈绍祥，花小磊，李玉喜，周斌，方广有，
申请(专利权)人：中国科学院电子学研究所，
类型：发明
国别省市：北京,11