一种可重构相控阵天线的驱动系统、驱动方法及天线装置制造方法及图纸

本发明专利技术公开了一种可重构相控阵天线的驱动系统、驱动方法及天线装置，所述驱动系统包括移位寄存器、列信号发生装置、充放电电路以及驱动信号发生装置，移位寄存器由与阵列单元行数相同的n个移位寄存单元依次连接而成，每一个移位寄存单元的输出端与天线阵列单元的一行相连，列信号发生装置与每一列阵列单元相连，充放电电路与每一个天线单元相连，驱动信号发生装置与每个天线单元相连。本发明专利技术通过采用上述结构，实现对超材料结构天线单元的简易、高效的驱动控制，显著降低了面板的制造成本，提高了可重构相控阵天线的集成度，进而提高了天线面板的空间利用率以及产品的良率，增大了天线量产的可能性和可操作性。

【技术实现步骤摘要】
一种可重构相控阵天线的驱动系统、驱动方法及天线装置
本专利技术属于天线
，具体涉及一种可重构相控阵天线的驱动系统、驱动方法及天线装置。
技术介绍
目前，国内外的很多研究机构提出了可调谐超材料、编码超材料、数字超材料及现场可编程超材料等一系列与电磁超材料相关的概念，并对其在天线领域的应用开展了广泛的研究。目的是通过对超材料的控制，实现对电磁波的实时调控，最终应用于可重构天线及相关产品。所谓电磁超材料，是将具有特定几何形状的宏观基本单元，植入基体材料内(或表面)所构成的一种人工电磁材料。基本单元的排列可以是周期性的，也可以是非周期性的。因为电磁超材料所具有的独特的电磁特性，而受到学术界和产业界的广泛关注。并在通信、国防及基础研究等领域获得了前所未有的发展机遇。目前，基于超材料结构的可重构相控阵天线的驱动系统，大都是通过PIN二极管实现的，随着TFT工艺技术的不断进步，目前的生产工艺可以实现将具有特定功能的一些TFT电路，直接制造在天线面板的介质基板上。一方面，这可以在一定程度上降低天线的制造成本。另一方面，这种技术可以在一定程度上减小驱动电路对天线面板空间的占用率。因此，电路中TFT的数量越少，电路的结构越简单，天线面板的空间利用率，以及产品的良率就可能会进一步提高。更为重要的是，薄膜晶体管的制造工艺可以在一定程度上和某些可重构相控阵天线的制造工艺兼容，增大了天线量产的可能性和可操作性。因此，急需一种便捷、高效的驱动系统和驱动方法，实现对超材料结构天线单元的有效控制，进而实现波束合成和方向或频率的可重构。
技术实现思路
为了克服现有技术的不足，本专利技术提出一种可重构相控阵天线的驱动系统、驱动方法及天线装置，解决现有可重构相控阵天线的驱动系统复杂、制造成本高、能耗高，而天线的性能指标、生产效率和良品率较低的问题，实现对超材料结构天线单元简易、高效的驱动控制。本专利技术为实现上述目的，采用以下技术方案实现：一种可重构相控阵天线的驱动系统，包括移位寄存器、列信号发生装置、充放电电路以及驱动信号发生装置，所述移位寄存器由与阵列单元行数相同的n个移位寄存单元依次连接而成，每一个移位寄存单元的输出端与天线阵列单元的一行相连，所述列信号发生装置与每一列阵列单元相连，所述充放电电路与每一个天线单元相连，所述驱动信号发生装置与每个天线单元相连。进一步地，作为优选技术方案，所述移位寄存单元包括输入模块、上拉模块及下拉模块，所述输入模块包括第一薄膜晶体管M1，所述上拉模块包括第二薄膜晶体管M2和第一电容C1，所述下拉模块包括第三薄膜晶体管M3、第四薄膜晶体管M4、第五薄膜晶体管M5以及第二电容C2，所述第一薄膜晶体管M1的栅极作为信号输入端和复位端，第一薄膜晶体管M1的漏极与第一电源端相连，第一薄膜晶体管M1的源极与第四薄膜晶体管M4的漏极相连；所述第三薄膜晶体管M3的漏极、第四薄膜晶体管M4的栅极、第五薄膜晶体管M5的栅极均连接于第一控制节点pd，所述第三薄膜晶体管M3的源极、第四薄膜晶体管M4的源极、第五薄膜晶体管M5的源极均连接于第二电源端，所述第三薄膜晶体管M3的栅极与第四薄膜晶体管M4的漏极连接于第二控制节点pu；所述第二薄膜晶体管M2的漏极与第一时钟信号端CLK相连，第二薄膜晶体管M2的栅极与第二控制节点pu相连，第二薄膜晶体管M2的源极作为信号输出端，且第二薄膜晶体管M2的源极与第五薄膜晶体管M5的漏极相连，所述第一电容C1的一端连接于第二控制节点pu，另一端连接于第二薄膜晶体管M2的源极，所述第二电容C2的一端与第二时钟信号端CLKB相连，另一端与第一控制节点pd相连。进一步地，作为优选技术方案，所述移位寄存单元包括输入模块、上拉模块及下拉模块，所述输入模块包括第一薄膜晶体管M1，所述上拉模块包括第二薄膜晶体管M2和第一电容C1，所述下拉模块包括第三薄膜晶体管M3、第四薄膜晶体管M4、第五薄膜晶体管M5以及第二电容C2，所述第一薄膜晶体管M1的栅极作为信号输入端和复位端，第一薄膜晶体管M1的漏极与第一电源端相连，第一薄膜晶体管M1的源极与第四薄膜晶体管M4的漏极相连；所述第三薄膜晶体管M3的漏极、第四薄膜晶体管M4的栅极、第五薄膜晶体管M5的栅极均连接于第一控制节点pd，所述第三薄膜晶体管M3的源极、第四薄膜晶体管M4的源极、第五薄膜晶体管M5的源极均连接于第二电源端，所述第三薄膜晶体管M3的栅极与第四薄膜晶体管M4的漏极连接于第二控制节点pu；所述第二薄膜晶体管M2的漏极与第一时钟信号端CLK相连，第二薄膜晶体管M2的栅极与第二控制节点pu相连，第二薄膜晶体管M2的源极作为信号输出端，且第二薄膜晶体管M2的源极与第五薄膜晶体管M5的漏极相连，所述第一电容C1的一端连接于第二控制节点pu，另一端连接于第二薄膜晶体管M2的源极，所述第二电容C2的一端通过非门连接于第一时钟信号端CLK，另一端与第一控制节点pd相连。进一步地，作为优选技术方案，所述移位寄存单元包括正向输入模块、反向输入模块、上拉模块及下拉模块，所述正向输入模块包括第一薄膜晶体管M1，所述反向输入模块包括第二薄膜晶体管，所述上拉模块包括第三薄膜晶体管M3和第一电容C1，所述下拉模块包括第四薄膜晶体管M4、第五薄膜晶体管M5、第六薄膜晶体管M6以及第二电容C2，所述第一薄膜晶体管M1的栅极作为信号输入端，第一薄膜晶体管M1的漏极与第一电源端相连，第一薄膜晶体管M1的源极与第二薄膜晶体管M2的漏极相连；所述第二薄膜晶体管M2的栅极与复位端相连，第二薄膜晶体管M2的源极与第三电源端相连，所述第四薄膜晶体管M4的漏极、第五薄膜晶体管M5的栅极以及第六薄膜晶体管M6的栅极均连接于第一控制节点pd，所述第四薄膜晶体管M4的源极、第五薄膜晶体管M5的源极以及第六薄膜晶体管M6的源极均连接于第二电源端，所述第三薄膜晶体管M3的栅极与第四薄膜晶体管M4的栅极连接于第二控制节点pu；所述第三薄膜晶体管M3的漏极与第一时钟信号端CLK相连，第三薄膜晶体管M3的源极作为信号输出端，且第三薄膜晶体管M3的源极与第五薄膜晶体管M5的漏极相连，所述第一电容C1的一端连接于第二控制节点pu，另一端连接于第三薄膜晶体管M3的源极，所述第二电容C2的一端与第二时钟信号端CLKB相连，另一端与第一控制节点pd相连。进一步地，作为优选技术方案，所述移位寄存单元包括正向输入模块、反向输入模块、上拉模块及下拉模块，所述正向输入模块包括第一薄膜晶体管M1，所述反向输入模块包括第二薄膜晶体管，所述上拉模块包括第三薄膜晶体管M3和第一电容C1，所述下拉模块包括第四薄膜晶体管M4、第五薄膜晶体管M5、第六薄膜晶体管M6以及第二电容C2，所述第一薄膜晶体管M1的栅极作为信号输入端，第一薄膜晶体管M1的漏极与第一电源端相连，第一薄膜晶体管M1的源极与第二薄膜晶体管M2的漏极相连；所述第二薄膜晶体管M2的栅极与复位端相连，第二薄膜晶体管M2的源极与第三电源端相连，所述第四薄膜晶体管M4的漏极、第五薄膜晶体管M5的栅极以及第六薄膜晶体管M6的栅极均连接于第一控制节点pd，所述第四薄膜晶体管M4的源极、第五薄膜晶体管M5的源极以及第六薄膜晶体管M6的源极均连接于第二电源端，所述第三薄膜晶体管M3的栅极与第本文档来自技高网...

【技术保护点】
1.一种可重构相控阵天线的驱动系统，其特征在于，包括移位寄存器、列信号发生装置、充放电电路以及驱动信号发生装置，所述移位寄存器由与阵列单元行数相同的n个移位寄存单元依次连接而成，每一个移位寄存单元的输出端与天线阵列单元的一行相连，所述列信号发生装置与每一列阵列单元相连，所述充放电电路与每一个天线单元相连，所述驱动信号发生装置与每个天线单元相连。

【技术特征摘要】
1.一种可重构相控阵天线的驱动系统，其特征在于，包括移位寄存器、列信号发生装置、充放电电路以及驱动信号发生装置，所述移位寄存器由与阵列单元行数相同的n个移位寄存单元依次连接而成，每一个移位寄存单元的输出端与天线阵列单元的一行相连，所述列信号发生装置与每一列阵列单元相连，所述充放电电路与每一个天线单元相连，所述驱动信号发生装置与每个天线单元相连。2.根据权利要求1所述的一种可重构相控阵天线的驱动系统，其特征在于，所述移位寄存单元包括输入模块、上拉模块及下拉模块，所述输入模块包括第一薄膜晶体管M1，所述上拉模块包括第二薄膜晶体管M2和第一电容C1，所述下拉模块包括第三薄膜晶体管M3、第四薄膜晶体管M4、第五薄膜晶体管M5以及第二电容C2，所述第一薄膜晶体管M1的栅极作为信号输入端和复位端，第一薄膜晶体管M1的漏极与第一电源端相连，第一薄膜晶体管M1的源极与第四薄膜晶体管M4的漏极相连；所述第三薄膜晶体管M3的漏极、第四薄膜晶体管M4的栅极、第五薄膜晶体管M5的栅极均连接于第一控制节点pd，所述第三薄膜晶体管M3的源极、第四薄膜晶体管M4的源极、第五薄膜晶体管M5的源极均连接于第二电源端，所述第三薄膜晶体管M3的栅极与第四薄膜晶体管M4的漏极连接于第二控制节点pu；所述第二薄膜晶体管M2的漏极与第一时钟信号端CLK相连，第二薄膜晶体管M2的栅极与第二控制节点pu相连，第二薄膜晶体管M2的源极作为信号输出端，且第二薄膜晶体管M2的源极与第五薄膜晶体管M5的漏极相连，所述第一电容C1的一端连接于第二控制节点pu，另一端连接于第二薄膜晶体管M2的源极，所述第二电容C2的一端与第二时钟信号端CLKB相连，另一端与第一控制节点pd相连。3.根据权利要求1所述的一种可重构相控阵天线的驱动系统，其特征在于，所述移位寄存单元包括输入模块、上拉模块及下拉模块，所述输入模块包括第一薄膜晶体管M1，所述上拉模块包括第二薄膜晶体管M2和第一电容C1，所述下拉模块包括第三薄膜晶体管M3、第四薄膜晶体管M4、第五薄膜晶体管M5以及第二电容C2，所述第一薄膜晶体管M1的栅极作为信号输入端和复位端，第一薄膜晶体管M1的漏极与第一电源端相连，第一薄膜晶体管M1的源极与第四薄膜晶体管M4的漏极相连；所述第三薄膜晶体管M3的漏极、第四薄膜晶体管M4的栅极、第五薄膜晶体管M5的栅极均连接于第一控制节点pd，所述第三薄膜晶体管M3的源极、第四薄膜晶体管M4的源极、第五薄膜晶体管M5的源极均连接于第二电源端，所述第三薄膜晶体管M3的栅极与第四薄膜晶体管M4的漏极连接于第二控制节点pu；所述第二薄膜晶体管M2的漏极与第一时钟信号端CLK相连，第二薄膜晶体管M2的栅极与第二控制节点pu相连，第二薄膜晶体管M2的源极作为信号输出端，且第二薄膜晶体管M2的源极与第五薄膜晶体管M5的漏极相连，所述第一电容C1的一端连接于第二控制节点pu，另一端连接于第二薄膜晶体管M2的源极，所述第二电容C2的一端通过非门连接于第一时钟信号端CLK，另一端与第一控制节点pd相连。4.根据权利要求1所述的一种可重构相控阵天线的驱动系统，其特征在于，所述移位寄存单元包括正向输入模块、反向输入模块、上拉模块及下拉模块，所述正向输入模块包括第一薄膜晶体管M1，所述反向输入模块包括第二薄膜晶体管，所述上拉模块包括第三薄膜晶体管M3和第一电容C1，所述下拉模块包括第四薄膜晶体管M4、第五薄膜晶体管M5、第六薄膜晶体管M6以及第二电容C2，所述第一薄膜晶体管M1的栅极作为信号输入端，第一薄膜晶体管M1的漏极与第一电源端相连，第一薄膜晶体管M1的源极与第二薄膜晶体管M2的漏极相连；所述第二薄膜晶体管M2的栅极与复位端相连，第二薄膜晶体管M2的源极与第三电源端相连，所述第四薄膜晶体管M4的漏极、第五薄膜晶体管M5的栅极以及第六薄膜晶体管M6的栅极均连接于第一控制节点pd，所述第四薄膜晶体管M4的源极、第五薄膜晶体管M5的源极以及第六薄膜晶体管M6的源极均连接于第二电源端，所述第三薄膜晶体管M3的栅极与第四薄膜晶体管M4的栅极连接于第二控制节点pu；所述第三薄膜晶体管M3的漏极与第一时钟信号端CLK相连，第三薄膜晶体管M3的源极作为信号输出端，且第三薄膜晶体管M3的源极与第五薄膜晶体管M5的漏极相连，所述第一电容C1的一端连接于第二控制节点pu，另一端连接于第三薄膜晶体管M3的源极，所述第二电容C2的一端与第二时钟信号端CLKB相连，另一端与第一控制节点pd相连。5.根据权利要求1所述的一种可重构相控阵天线的驱动系统，其特征在于，所述移位寄存单元包括正向输入模块、反向输入模块、上拉模块及下拉模块，所述正向输入模块包括第一薄膜晶体管M1，所述反向输入模块包括第二薄膜晶体管，所述上拉模块包括第三薄膜晶体管M3和第一电容C1，所述下拉模块包括第四薄膜晶体管M4、第五薄膜晶体管M5、第六薄膜晶体管M6以及第二电容C2，所述第一薄膜晶体管M1的栅极作为信号输入端，第一薄膜晶体管M1的漏极与第一电源端相连，第一薄膜晶体管M1的源极与第二薄膜晶体管M2的漏极相连；所述第二薄膜晶体管M...

【专利技术属性】
技术研发人员：雷东，修威，杨光，
申请(专利权)人：北京华镁钛科技有限公司，
类型：发明
国别省市：北京,11