存储系统以及控制非易失性存储器的控制方法技术方案

本发明专利技术能够实现能向任意的逻辑地址写入任意长度的数据的存储系统以及控制非易失性存储器的控制方法。实施方式的存储系统从主机接收指定第1数据应写入的第1逻辑地址和第1数据的长度的写入请求。存储系统向非易失性存储器写入第1数据，将表示被写入了第1数据的非易失性存储器上的物理存储位置的第1物理地址和第1数据的长度储存于与第1逻辑地址对应的逻辑物理地址变换表的条目。存储系统在接收到指定第1逻辑地址的读出请求的情况下，从所述逻辑物理地址变换表取得所述第1物理地址和所述长度，从所述非易失性存储器读出所述第1数据。

【技术实现步骤摘要】
存储系统以及控制非易失性存储器的控制方法本申请享受将日本专利申请2017-135785号(申请日：2017年7月11日)作为基础申请的优先权。本申请通过参照该基础申请而包含基础申请的全部内容。
本专利技术的实施方式涉及存储系统以及对非易失性存储器进行控制的控制方法。
技术介绍
近年来，作为各种信息处理装置的主储存器，具备非易失性存储器的存储系统被广泛利用。作为这样的存储系统之一，已知基于NAND闪速(FLASH)技术的固态驱动器(SSD)。在如SSD的存储系统中，用于将逻辑地址变换为非易失性存储器的物理地址的地址变换使用地址变换表来执行变换。在通常的地址变换表中，对与各个逻辑地址对应的各个物理地址进行管理。但是，在通常的SSD中，与一个逻辑地址对应的数据是固定长度的，无法向任意的逻辑地址写入任意长度的数据。
技术实现思路
本专利技术提供一种能够对任意的逻辑地址写入任意长度的数据的存储系统以及对非易失性存储器进行控制的控制方法。根据实施方式，能够与主机连接的存储系统具备非易失性存储器和与所述非易失性存储器电连接、并构成为控制所述非易失性存储器的控制器。所述控制器对包含与多个逻辑地址对应的多本文档来自技高网...

【技术保护点】
1.一种存储系统，能够与主机连接，具备：非易失性存储器；和控制器，其与所述非易失性存储器电连接，构成为控制所述非易失性存储器，所述控制器构成为：对包含与多个逻辑地址对应的多个条目的逻辑物理地址变换表进行管理，从所述主机接收指定第1数据应写入的第1逻辑地址和所述第1数据的长度的写入请求，向所述非易失性存储器写入所述第1数据，将表示被写入了所述第1数据的所述非易失性存储器上的物理存储位置的第1物理地址和所述第1数据的所述长度储存于与所述第1逻辑地址对应的所述逻辑物理地址变换表的条目，在从所述主机接收到指定所述第1逻辑地址的读出请求的情况下，从所述逻辑物理地址变换表取得所述第1物理地址和所述长度，基...

【技术特征摘要】
2017.07.11 JP 2017-1357851.一种存储系统，能够与主机连接，具备：非易失性存储器；和控制器，其与所述非易失性存储器电连接，构成为控制所述非易失性存储器，所述控制器构成为：对包含与多个逻辑地址对应的多个条目的逻辑物理地址变换表进行管理，从所述主机接收指定第1数据应写入的第1逻辑地址和所述第1数据的长度的写入请求，向所述非易失性存储器写入所述第1数据，将表示被写入了所述第1数据的所述非易失性存储器上的物理存储位置的第1物理地址和所述第1数据的所述长度储存于与所述第1逻辑地址对应的所述逻辑物理地址变换表的条目，在从所述主机接收到指定所述第1逻辑地址的读出请求的情况下，从所述逻辑物理地址变换表取得所述第1物理地址和所述长度，基于所述取得的第1物理地址和所述取得的长度，从所述非易失性存储器读出所述第1数据。2.根据权利要求1所述的存储系统，所述非易失性存储器上的所述物理存储位置由所述非易失性存储器内的块编号和块内的位置表示。3.根据权利要求1所述的存储系统，所述非易失性存储器上的所述物理存储位置由所述非易失性存储器内的块编号、块内的页编号以及页内的位置表示。4.根据权利要求1所述的存储系统，所述第1数据是与一个逻辑地址对应的数据的长度可变的可变长度数据。5.根据权利要求1所述的存储系统，在所述第1数据所包含的第1数据部分被写入到了所述非易失性存储器内的第1块、所述第1数据所包含的第2数据部分被写入到了所述非易失性存储器内的第2块的情况下，所述控制器将表示被写入了所述第1数据部分的所述第1块上的物理存储位置的第1物理地址、所述第1数据部分的长度、表示被写入了所述第2数据部分的所述第2块上的物理存储位置的第2物理地址以及所述第2数据部分的长...

【专利技术属性】
技术研发人员：吉田英树，菅野伸一，
申请(专利权)人：东芝存储器株式会社，
类型：发明
国别省市：日本,JP