检测引脚悬空状态的电路制造技术

本发明专利技术提供一种检测引脚悬空状态的电路，包括：与待测引脚相连的检测单元，用于检测所述待测引脚在接入电源和接地状态下的阻值；与所述检测单元相连的判断单元，用于比较所述待测引脚在接入电源状态的阻值和第一预定阈值，得到第一比较结果；以及比较所述待测引脚在接地状态下的阻值和第二预定阈值，得到第二比较结果。通过上述公开的电路可以检测出引脚是否悬空。

【技术实现步骤摘要】
检测引脚悬空状态的电路
本专利技术涉及集成电路
，尤其涉及一种检测引脚悬空状态的电路。
技术介绍
引脚是从集成电路引出与外围电路的接线口，所有的引脚就构成了这块芯片的接口。芯片通过融化的锡将引脚和印制电路板，即PCB线路板上的焊盘焊接在一起。现有技术中，由于焊盘和元器件可焊性差，印刷参数不正确，再流焊温度和升温速度不当等因素可能会造成虚焊。虚焊会造成芯片引脚开路，使得引脚是悬空状态。如果引脚处于悬空状态，那么会被微弱电流造成既能充电到电源电压又能放电到接地电压。如果引脚是焊接良好的，那么会有外接的电源或地或电阻等，就不会被微弱电流造成既能充电到电源电压又能放电到接地电压。现有技术的缺点在于，在手机、平板等电子设备的批量生产中，由于PCB上芯片众多而密集，工厂不可能有效监测到每个引脚的焊接质量情况。对于虚焊的芯片，只能靠整机的电性能测试来筛除。而如果虚焊的引脚没有设置上拉或下拉电阻，处于悬空状态，则每次上电后该引脚的状态都是不确定的，其电压值可能是0到电源电压之间的一个任意值，因此芯片是时而能工作，时而不能工作，所以存在处于悬空状态的引脚漏检、误检的可能。
技术实现思路
有鉴于此，本专利技术实施例提供一种检测引脚悬空状态的电路，以解决芯片时而能工作，时而不能工作，并且存在处于悬空状态的引脚漏检、误检的可能。一种检测引脚悬空状态的电路，包括：与待测引脚相连的检测单元，用于检测所述待测引脚在接入电源和接地状态下的阻值；与所述检测单元相连的判断单元，用于比较所述待测引脚在接入电源状态的阻值和第一预定阈值，得到第一比较结果；以及比较所述待测引脚在接地状态下的阻值和第二预定阈值，得到第二比较结果。可选地，所述检测单元，包括：第一基准电阻，第二基准电阻，第一开关，第二开关以及电源；所述第一基准电阻的一端连接所述电源，另一端连接第一开关，所述第一开关的另一端连接所述第二开关，所述第二开关的另一端连接所述第二基准电阻，所述第二基准电阻的另一端接地，所述第一开关和所述第二开关的公共端连接所述待测引脚和所述判断单元。可选地，所述判断单元，包括：第一比较器和第二比较器；所述第一比较器的第一输入端输入所述待测引脚在接入电源状态下的阻值，所述第一比较器的第二输入端输入所述第一预定阈值，所述第一比较器的输出端输出所述第一比较结果；所述第二比较器的第二输入段输入所述待测引脚在接地状态下的阻值，所述第二比较器的第一输入端输入第二预订阈值，所述第二比较器的输出端输出所述第二比较结果。可选地，还包括：第一触发器和第二触发器；所述第一触发器的数据输入端连接所述第一比较器的输出端，所述第一触发器的时钟输入端接收电平信号，所述第一触发器的输出端输出第一触发结果；所述第二触发器的数据输入端连接所述第二比较器的输出端，所述第二触发器的时钟输入端接收电平信号，所述第二触发器的输出端输出第二触发结果。可选地，还包括：控制门和与所述控制门连接的控制支路；所述控制门分别接收所述第一触发结果和所述第二触发结果，若所述第一触发结果和所述第二触发结果满足预定要求，则所述控制门控制所述控制支路工作；其中，所述预定要求用于反映出所述待测引脚处于悬空状态；所述控制支路用于将所述待测引脚上拉到固定电压或电源、或者将所述待测引脚下拉到地。可选地，所述控制支路，包括：第三开关和电阻；其中，所述电阻的第一端连接所述待测引脚，所述第三开关的控制端连接所述控制门，所述第三开关的第一端连接所述电阻的第二端，所述第三开关的第二端接地、接电源或者接固定电压。从上述的技术方案可以看出，本专利技术提供的检测引脚悬空状态的电路中，通过判断单元比较所述待测引脚在接入电源状态的阻值和第一预定阈值，得到第一比较结果；以及比较所述待测引脚在接地状态下的阻值和第二预定阈值，得到第二比较结果。通过得到的第一比较结果与第二比较结果就可以判断出待测引脚是否开路。附图说明为了更清楚地说明本专利技术实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本专利技术的实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据提供的附图获得其他的附图。图1为本专利技术实施例公开的一种检测引脚悬空状态的方框图；图2为本专利技术实施例公开的一种检测引脚悬空状态的电路图；图3为本专利技术实施例公开的另一种检测引脚悬空状态的电路图；图4为本专利技术实施例公开的一种确定悬空状态的引脚的电压的电路图；图5为本专利技术实施例公开的另一种确定悬空状态的引脚的电压的电路图；图6为本专利技术实施例公开的上电时序图。具体实施方式下面将结合本专利技术实施例中的附图，对本专利技术实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本专利技术一部分实施例，而不是全部的实施例。基于本专利技术中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本专利技术保护的范围。现有技术中，无论是从贴片方式，还是贴片检测方式，亦或是提高焊接质量，都无法杜绝引脚开路的产生，并且还存在SMT贴片焊接质量不好，焊点只有微弱的连接，极有可能设备出厂后，在运输或用户使用过程中遇到应力，焊点脱落，造成芯片引脚开路的情况。为此，很多工厂希望可以在设备出厂之前的整机测试中将此现象检测出来，避免流出厂外。因此，本专利技术实施例公开了一种检测引脚悬空状态的电路，以解决引脚开路但没有检测出来的问题。进一步的，还能将引脚设定为确定状态，使其接地或接电源，方便工厂后续检测。本专利技术实施例提供了一种检测引脚悬空状态的电路，如图1所示，包括：检测单元101和判断单元102。检测单元101与待测引脚相连，检测单元101与判断单元102相连，用于检测所述待测引脚在接入电源和接地状态下的阻值。可选地，检测单元101的一种实施方式，如图2所示，包括：第一基准电阻203，第二基准电阻204，第一开关205，第二开关206以及电源207。其中，第一基准电阻203一端连接电源207，另一端连接第一开关205，第一开关205的另一端连接第二开关206，第二开关206的另一端连接第二基准电阻204，第二基准电阻204的另一端接地，第一开关205和第二开关206的公共端连接判断单元和待测引脚。其中，结合图2和图6，第一开关205的控制信号为CHG信号，在t1时间段内，CHG信号为高电平，控制第一开关205闭合，第一开关205导通。电源207通过第一基准电阻203和第一开关205接通待测引脚。如果待测引脚处于悬空状态，在电源207接通待测引脚的状态下，并没有充放电通路，则引脚对电源呈高阻态，检测单元101检测到的阻值会无限大。第二开关206的控制信号为DISCHG信号，在t2时间段内，DISCHG信号CHG信号为高电平，控制第二开关206闭合，第二开关206导通。待测引脚通过第二开关206和第二基准电阻204接地。同理，在待测引脚处于悬空状态，引脚对地也呈高组态，检测单元101检测到的阻值也会无限大。判断单元102用于比较所述待测引脚在接入电源状态的阻值和第一预定阈值，得到第一比较结果；以及比较所述待测引脚在接地状态下的阻值和第二预定阈值，得到第二比较结果。通过上述公开的电路可以检测出引脚是否悬空。可选地，判断单元202的一种实施方式本文档来自技高网...

【技术保护点】
1.一种检测引脚悬空状态的电路，其特征在于，包括：与待测引脚相连的检测单元，用于检测所述待测引脚在接入电源和接地状态下的阻值；与所述检测单元相连的判断单元，用于比较所述待测引脚在接入电源状态的阻值和第一预定阈值，得到第一比较结果；以及比较所述待测引脚在接地状态下的阻值和第二预定阈值，得到第二比较结果。

【技术特征摘要】
1.一种检测引脚悬空状态的电路，其特征在于，包括：与待测引脚相连的检测单元，用于检测所述待测引脚在接入电源和接地状态下的阻值；与所述检测单元相连的判断单元，用于比较所述待测引脚在接入电源状态的阻值和第一预定阈值，得到第一比较结果；以及比较所述待测引脚在接地状态下的阻值和第二预定阈值，得到第二比较结果。2.根据权利要求1所述的电路，其特征在于，所述检测单元，包括：第一基准电阻，第二基准电阻，第一开关，第二开关以及电源；其中：所述第一基准电阻的一端连接所述电源，另一端连接所述第一开关，所述第一开关的另一端连接所述第二开关，所述第二开关的另一端连接所述第二基准电阻，所述第二基准电阻的另一端接地，所述第一开关和所述第二开关的公共端连接所述待测引脚和所述判断单元。3.根据权利要求1所述的电路，其特征在于，所述判断单元，包括：第一比较器和第二比较器；其中：所述第一比较器的第一输入端输入所述待测引脚在接入电源状态下的阻值，所述第一比较器的第二输入端输入所述第一预定阈值，所述第一比较器的输出端输出所述第一比较结果；所述第二比较器的第二输入端输入所述待测引脚在接地状态下的阻值，所述第二比较器的第一输入端输入第...

【专利技术属性】
技术研发人员：罗旭程，胡建伟，程剑涛，
申请(专利权)人：上海艾为电子技术股份有限公司，
类型：发明
国别省市：上海,31