一种SARADC系统采样MOM电容的版图设计方法技术方案

本发明专利技术提供了一种SARADC系统采样MOM电容的版图设计方法，包括以下步骤：根据电路功能需要，确定单位电容；对位电容和虚拟电容进行排布，完成电容阵列布局和走线；提取每个单位电容的寄生参数，分析位电容精度。本发明专利技术还提供一种MOM电容及MOM电容阵列，适用于高速高精度SARADC采样电容系统，利用金属走线的寄生电容，可以有效减小版图面积，提高电容匹配性，提高SARADC精度和采样速率。

A Layout Design Method for Sampling MOM Capacitance in SARADC System

The invention provides a layout design method for sampling MOM capacitors in SARADC system, which includes the following steps: determining unit capacitance according to circuit function requirements; arranging bit capacitance and virtual capacitance to complete capacitance array layout and routing; extracting parasitic parameters of each unit capacitance and analyzing bit capacitance accuracy. The invention also provides a MOM capacitor and a MOM capacitor array, which is suitable for high-speed and high-precision SARADC sampling capacitor system. The parasitic capacitance of metal wiring can effectively reduce layout area, improve capacitance matching, and improve SARADC accuracy and sampling rate.

【技术实现步骤摘要】
一种SARADC系统采样MOM电容的版图设计方法
本专利技术涉及集成电路版图设计
，特别涉及一种SARADC系统采样MOM电容的版图设计方法。
技术介绍
逐次逼近寄存器型(SAR)模拟数字转换器(ADC)的分辨率一般为8位到16位，具有低功耗、小尺寸等特点。这些特点使SARADC获得了很广的应用范围，例如便携式电池供电仪表、笔输入量化器、工业控制和数据信号采集器等。由于SARADC能够适应多种模拟输入方式(单级、双级、差分)，在开关、多通道应用中能保证零数据延迟，而且速度、精度适中，功耗、成本低，因此，在工业控制方面应用广泛，适用于测量各种物理量的传感器。例如，在传感器网络中，成千上万个传感器节点由1块电池或者几平方毫米的太阳能电池供电，这就要求传感器节点面积小、成本低，而且长时间工作消耗的能量也很小，SARADC可满足这种应用需求。SARADC还广泛应用于医学仪器的成像系统，例如CT扫描仪、MRI和X射线系统。SARADC零延迟、较高采样速率和较好DAC指标的优势，保证了成像系统的高刷新速率和高成像分辨率。而且，这种ADC面积小、功耗低等优势在便携式医学仪器、安防安检系统应用中也得到了充分发挥。传统的SARADC根据采样系统的不同又分为电压型、电流型、阻容混合型、电荷型等。而其中的电荷型由于匹配好，功耗低等优点被广泛采用。然而，在各种电容(MOSCAP、MIM、PIP，MOM)结构中，只有MOM电容不会增加掩模版层次，成本便宜。但是工艺厂商提供的MOM电容模型无法满足设计要求，无法做到0.3fF以下的MOM电容。以某家22nm工艺为例，最小MOM电容只能做到1.928fF，金属层次最少也要三层。所以，在有限的版图面积下设计一种超低容值，低失配误差，低寄生电容且产生匹配的电容阵列，是一个设计难点。
技术实现思路
为了解决现有技术存在的不足，本专利技术的目的在于提供一种SARADC系统采样MOM电容的版图设计方法，适用于高速高精度SARADC采样电容系统，利用金属走线的寄生电容，可以有效减小版图面积，提高电容匹配性，提高SARADC精度和采样速率。为实现上述目的，本专利技术提供的SARADC系统采样MOM电容的版图设计方法，其特征在于，包括以下步骤：1)根据电路功能需要，确定单位电容；2)对位电容和虚拟电容进行排布，完成电容阵列布局和走线；3)提取每个单位电容的寄生参数，分析位电容精度。进一步地，所述步骤1)进一步包括以下步骤：选定工艺允许的两个金属层次作为构成电容的层次、将工艺允许的最小值作为金属线的宽度和间距；将作为上极板的金属在上下两侧的宽度大于最小宽度。进一步地，所述选定工艺允许的两个金属层次作为构成电容的层次、将工艺允许的最小值作为金属线的宽度和间距的步骤，进一步包括以下步骤，选定一个金属层次作为下极板连出端头；将金属条方向与y轴平行；将外部走线作为上极板，另一个金属层次的左右两条构成电容层、上下两条构成电容阵列横向连接线。进一步地，所述步骤1)进一步包括，通过RCExplorer工具提取单位电容的容值的步骤；所述单位电容的容值通过调整金属条的长度来实现。进一步地，所述步骤2)进一步包括以下步骤，取单位电容的整数倍作为位电容；将位电容分为高位电容和低位电容；将高位电容采用4行方式排布、低位电容采用1行方式排布，其他行放置虚拟电容。更进一步地，其特征在于，步骤3)所述提取每个单位电容的寄生参数，分析位电容精度的步骤，是利用RCExplorer工具提取出每个单位电容的寄生参数，确定电容和走线的匹配精度；分析每一个位电容精度是否满足要求。为实现上述目的，本专利技术还提供一种MOM电容，所述MOM电容为纵向插指形状，其内部为MOM电容下级板，外部为MOM电容上极板。进一步地，构成电容的金属层次为两层，其中一个金属层次构成电容层，另一个金属层次构成下极板走线层。更进一步地，所述下极板走线层通过通孔和所述电容层相连。为实现上述目的，本专利技术还提供一种MOM电容阵列，包括内部电容阵列和虚拟电容阵列，所述内部电容阵列，包括电容C0、C1、C2、C3、C4、C5、C6、C7、C8、C9、C10、C11、C12、C13，其中，C0：第一位电容，N0倍单位电容，共1列N0行；C1：第二位电容，N1倍单位电容，共N1/N0列N0行；C2：第三位电容，N2倍单位电容，共N2/N0列N0行；C3：第四位电容，N3倍单位电容，共N3/N0列N0行；C4：第五位电容，N4倍单位电容，共N4/N0列N0行；C5：第六位电容，N5倍单位电容，共N5/N0列N0行；C6：第七位电容，N6倍单位电容，共N6/N0列N0行；C7：第八位电容，N7倍单位电容，共(N7/N0)/Nr列Nr行；C8：第九位电容，N8倍单位电容，共(N8/N0)/Nr列Nr行；C9：第十位电容，N9倍单位电容，共(N9/N0)/Nr列Nr行；C10：第十一位电容，N10倍单位电容，共(N10/N0)/Nr列Nr行；C11：第十二位电容，N11倍单位电容，共(N11/N0)/Nr列Nr行；C12：第十三位电容，N12倍单位电容，共(N12/N0)/Nr列Nr行；C13：第十四位电容，N13倍单位电容，共(N13/N0)/Nr列Nr行；所述虚拟电容，共(N0+N1+N2+N3+N4+N5+N6)/N0列Nr-N0行；其中，N0为整数，Nr为4以上的偶数，N1-N13均为N0的整数倍。由于受到工艺厂商电容模型的限制，在电路和版图设计上没办法使用更小的电容模型，同时10位以上电容个数成倍数增长，传统的矩阵式电容布局方式导致连线过长，引入的寄生电容对单位电容的比例超出设计要求，本专利技术的超小容值电容的设计有效地解决了工艺和版图布局上的局限。电容阵列的特殊排布方式也可以增进电容的匹配性，减小电容的梯度误差。另外，本专利技术适用于高速高精度SARADC采样电容系统，利用金属走线的寄生电容，可以有效减小版图面积，提高电容匹配性，提高SARADC精度和采样速率。本专利技术的其它特征和优点将在随后的说明书中阐述，并且，部分地从说明书中变得显而易见，或者通过实施本专利技术而了解。附图说明附图用来提供对本专利技术的进一步理解，并且构成说明书的一部分，并与本专利技术的实施例一起，用于解释本专利技术，并不构成对本专利技术的限制。在附图中：图1为根据本专利技术的一种SARADC系统采样MOM电容的版图设计方法流程图；图2为根据本专利技术的单位MOM电容结构示意图；图3为根据本专利技术的单位MOM电容左右侧截面结构示意图；图4为根据本专利技术的单位MOM电容上下侧截面结构示意图；图5为根据本专利技术的电容阵列布局示意图；图6为根据本专利技术的电容采样电路示意图。具体实施方式以下结合附图对本专利技术的优选实施例进行说明，应当理解，此处所描述的优选实施例仅用于说明和解释本专利技术，并不用于限定本专利技术。图1为根据本专利技术的SARADC系统采样MOM电容的版图设计方法流程图，下面将参考图1，对本专利技术的SARADC系统采样MOM电容的版图设计方法进行描述。首先，在步骤101，根据电路功能需要，利用金属的侧壁的寄生电容作为单位MOM电容。根据电路功能需要，单位电容会远小于工艺厂商提供的最小电容值，所以利用金属的侧壁寄生电容来做需要的小容值的单位电容。具体地，确定单位本文档来自技高网...

【技术保护点】
1.一种SARADC系统采样MOM电容的版图设计方法，其特征在于，包括以下步骤：1）根据电路功能需要，确定单位电容；2）对位电容和虚拟电容进行排布，完成电容阵列布局和走线；3）提取每个单位电容的寄生参数，分析位电容精度。

【技术特征摘要】
1.一种SARADC系统采样MOM电容的版图设计方法，其特征在于，包括以下步骤：1）根据电路功能需要，确定单位电容；2）对位电容和虚拟电容进行排布，完成电容阵列布局和走线；3）提取每个单位电容的寄生参数，分析位电容精度。2.根据权利要求1所述的SARADC系统采样MOM电容的版图设计方法，其特征在于，所述步骤1）进一步包括以下步骤：选定工艺允许的两个金属层次作为构成电容的层次、将工艺允许的最小值作为金属线的宽度和间距；将作为上极板的金属在上下两侧的宽度大于最小宽度。3.根据权利要求2所述的SARADC系统采样MOM电容的版图设计方法，其特征在于，所述选定工艺允许的两个金属层次作为构成电容的层次、将工艺允许的最小值作为金属线的宽度和间距的步骤，进一步包括以下步骤，选定一个金属层次作为下极板连出端头；将金属条方向与y轴平行；将外部走线作为上极板，另一个金属层次的左右两条构成电容层、上下两条构成电容阵列横向连接线。4.根据权利要求1所述的SARADC系统采样MOM电容的版图设计方法，其特征在于，所述步骤1）进一步包括，通过RCExplorer工具提取单位电容的容值的步骤；所述单位电容的容值通过调整金属条的长度来实现。5.根据权利要求1所述的SARADC系统采样MOM电容的版图设计方法，其特征在于，所述步骤2）进一步包括以下步骤，取单位电容的整数倍作为位电容；将位电容分为高位电容和低位电容；将高位电容采用4行方式排布、低位电容采用1行方式排布，其他行放置虚拟电容。6.根据权利要求1所述的SARADC系统采样MOM电容的版图设计方法，其特征在于，步骤3）所述提取每个单位电容的寄生参数，分析位电容精度的步骤，是利用RCExplorer工具提取出每个单位电容的寄生参数，确定电容和走线的匹配精度；分析每一个位电容精度是否满足要求。7.一种...

【专利技术属性】
技术研发人员：李长猛，栾昌海，刘寅，
申请(专利权)人：成都九芯微科技有限公司，
类型：发明
国别省市：四川,51