用于EEPROM存储器的基准电流生成电路及生成方法技术

本发明专利技术涉及一种用于EEPROM存储器的基准电流生成电路，包括一个存储单元和镜像单元，所述的存储单元用于输出标准电流I0_cell至镜像单元中，镜像单元用于对标准电流I0_cell进行处理并输出电流m*I0_cell作为基准电流Iref，其中m的取值为0

Benchmark Current Generation Circuit and Generation Method for EEPROM Memory

The present invention relates to a reference current generating circuit for EEPROM memory, which includes a storage unit and a mirror unit. The storage unit is used to output standard current I0_cell to the mirror unit, and the mirror unit is used to process the standard current I0_cell and output current m*I0_cell as the reference current Iref, where the value of M is 0.

【技术实现步骤摘要】
用于EEPROM存储器的基准电流生成电路及生成方法
本专利技术涉及非易失性存储器
，特别涉及一种用于EEPROM存储器的基准电流生成电路及生成方法。
技术介绍
目前EEPROM读取电路的数据检测机制一般基于电流检测的方法，其核心思想是将EE_CELL的导通电流Icell与基准电流Iref进行比较从而得到存储单元的类型，即：Icell>Iref，0_cell(1.1)Icell<Iref，1_cell(1.2)图1、图2是两种基于电流检测机制的传统读电路，这两个电路大致思路是比较电流由一个基准电路产生，而高性能的基准需要一个高增益、高功耗的差分运放。为了保证读取数据的正确性，通常情况下，需要保证Iref在真正数据检测阶段开始就已建立稳定状态。在EEPROM工作状态为读时，从电源到地的直流通路一直存在，为了保证足够的区分度及抗干扰能力，Iref一般不低于10uA。基于电流数据检测机制的模型，读数据时保证数据的正确性即可靠性和抗干扰性，显得尤为重要，电流数据检测必须满足式(1.1)和式(1.2)，为保证EEPROM读取数据的可靠性，必须选取一个合适的电流Iref使得：I1_cell<Iref<I0_cell(1.3)为了保证数据被正确检测，Iref必须满足上式的电流范围，才能正确判断出存储单元是0_cell或1_cell，而由于工艺偏差、温度及干扰信号等的影响，导致Iref落入I0_cell的电流区间，则可能导致将0_cell误判为1_cell；若Iref落入I1_cell的电流区间，则可能导致将1_cell误判为0_cell。同时，Iref值的选取直接决定EEPROM整体电路的功耗。现有技术中，校验电流产生于固定电流生成电路。由于基准电流Iref的产生通常用MOS管或者三极管BJT产生，与EE_cell不是同一类型的器件，使得Iref与Icell的匹配很困难，从图1和图2可以看出，单独的基准电流源或基准电压源会增加系统开发成本(芯片面积、开发设计周期)，而存储单元实际需要的校验电流会随着工艺偏差波动(工艺角FF/TT/SS)，这种波动导致不同晶圆不同批次生产的芯片，校验点不会总在最佳值附近，从而影响读取性能(出错、速度、抗干扰)。
技术实现思路
本专利技术的首要目的在于提供一种用于EEPROM存储器的基准电流生成电路，保证电流检测机制的可靠性。为实现以上目的，本专利技术采用的技术方案为：一种用于EEPROM存储器的基准电流生成电路，包括一个存储单元和镜像单元，所述的存储单元用于输出标准电流I0_cell至镜像单元中，镜像单元用于对标准电流I0_cell进行处理并输出电流m*I0_cell作为基准电流Iref，其中m的取值为0<m<1。与现有技术相比，本专利技术存在以下技术效果：将基准电流Iref与标准电流I0_cell相关联，保证基准电流Iref一直满足公式(1.3)，在物理版图上做到基准CELL模块的周边环境与存储部分的CELL模块的周围环境相同，尽可能减小工艺、温度等带来的电流差；存储器中共用一个参考CELL作为基准电流源，相比传统的电流检测电路，所需的面积小；通过此电路生成的基准电流Iref是相对电流，随着电压、温度、工艺角的变化而变化，且无论如何变化，都满足公式(1.3)，故可以保证后续读取性能的抗干扰能力和准确率。本专利技术的另一个目的在于提供一种用于EEPROM存储器的基准电流生成方法，保证电流检测机制的可靠性。为实现以上目的，本专利技术采用的技术方案为：一种用于EEPROM存储器的基准电流生成方法，包括以下步骤：(A)将EEPROM存储器的其中一个存储单元烧写后输出标准电流I0_cell；(B)通过镜像单元对标准电流I0_cell进行处理并输出电流m*I0_cell，其中m的取值为0<m<1；(C)对EEPROM存储芯片进行测试，选择合适的m值。与现有技术相比，本专利技术存在以下技术效果：将基准电流Iref与标准电流I0_cell相关联，保证基准电流Iref一直满足公式(1.3)，在物理版图上做到基准CELL模块的周边环境与存储部分的CELL模块的周围环境相同，尽可能减小工艺、温度等带来的电流差；存储器中共用一个参考CELL作为基准电流源，相比传统的电流检测电路，所需的面积小；通过此电路生成的基准电流Iref是相对电流，随着电压、温度、工艺角的变化而变化，且无论如何变化，都满足公式(1.3)，故可以保证后续读取性能的抗干扰能力和准确率。附图说明图1是标准电流I0_cell产生电路；图2是镜像单元实施例一的电路图；图3是镜像单元实施例二的电路图；图4是镜像单元实施例三的电路图。具体实施方式下面结合图1至图4，对本专利技术做进一步详细叙述。参阅图1～图4，一种用于EEPROM存储器的基准电流生成电路，包括一个存储单元和镜像单元，所述的存储单元用于输出标准电流I0_cell至镜像单元中，镜像单元用于对标准电流I0_cell进行处理并输出电流m*I0_cell作为基准电流Iref，其中m的取值为0<m<1。将基准电流Iref与标准电流I0_cell相关联，保证基准电流Iref一直满足公式(1.3)，在物理版图上做到基准CELL模块的周边环境与存储部分的CELL模块的周围环境相同，尽可能减小工艺、温度等带来的电流差；存储器中共用一个参考CELL作为基准电流源，相比传统的电流检测电路，所需的面积小；通过此电路生成的基准电流Iref是相对电流，随着电压、温度、工艺角的变化而变化，且无论如何变化，都满足公式(1.3)，故可以保证后续读取性能的抗干扰能力和准确率。通过上述电路生成的基准电流Iref，无论工艺偏差如何，校验电流与烧写后CELL电流总存在小于1的比例关系，可以保证EERROMCELL数据读取的正确性，提高可靠性，从而提升了EEPROM的读取性能。镜像单元的结构有很多，为了进一步说明上述方案，本专利技术中提供了三个具体的实施例供参考。参阅图2，实施例一，所述的镜像单元包括MOS管M0、M1、M4、M7、M8，PMOS管M0的漏极作为镜像单元的输入端，PMOS管M0的漏极、栅极均与PMOS管M1的栅极相连，PMOS管M0、M1的源极均连接电源VDD，PMOS管M1的漏极连接PMOS管M4的源极，PMOS管M4的漏极、NMOS管M7的漏极和栅极、NMOS管M8的栅极相连通，NMOS管M7和M8的源极均接地，NMOS管M8的漏极作为镜像单元的输出端输出基准电流Iref＝m*I0_cell，其中m取值为1/2。这种情况下，基准电流Iref是确定的，即为I0_cell/2。参阅图3，实施例二，所述的镜像单元包括MOS管M0、M1、M2、M4、M5、M7、M8，PMOS管M0的漏极作为镜像单元的输入端，PMOS管M0的漏极和栅极、PMOS管M1和M2的栅极相连通，PMOS管M0～M2的源极均连接电源VDD，PMOS管M1的漏极连接PMOS管M4的源极，PMOS管M2的漏极连接PMOS管M5的源极，PMOS管M4和M5的漏极、NMOS管M7的漏极和栅极、NMOS管M8的栅极相连通，NMOS管M7本文档来自技高网...

【技术保护点】
1.一种用于EEPROM存储器的基准电流生成电路，其特征在于：包括一个存储单元和镜像单元，所述的存储单元用于输出标准电流I0_cell至镜像单元中，镜像单元用于对标准电流I0_cell进行处理并输出电流m*I0_cell作为基准电流Iref，其中m的取值为0

【技术特征摘要】
1.一种用于EEPROM存储器的基准电流生成电路，其特征在于：包括一个存储单元和镜像单元，所述的存储单元用于输出标准电流I0_cell至镜像单元中，镜像单元用于对标准电流I0_cell进行处理并输出电流m*I0_cell作为基准电流Iref，其中m的取值为0<m<1。2.如权利要求1所述的用于EEPROM存储器的基准电流生成电路，其特征在于：所述的镜像单元包括MOS管M0、M1、M4、M7、M8，PMOS管M0的漏极作为镜像单元的输入端，PMOS管M0的漏极、栅极均与PMOS管M1的栅极相连，PMOS管M0、M1的源极均连接电源VDD，PMOS管M1的漏极连接PMOS管M4的源极，PMOS管M4的漏极、NMOS管M7的漏极和栅极、NMOS管M8的栅极相连通，NMOS管M7和M8的源极均接地，NMOS管M8的漏极作为镜像单元的输出端输出基准电流Iref＝m*I0_cell，其中m取值为1/2。3.如权利要求1所述的用于EEPROM存储器的基准电流生成电路，其特征在于：所述的镜像单元包括MOS管M0、M1、M2、M4、M5、M7、M8，PMOS管M0的漏极作为镜像单元的输入端，PMOS管M0的漏极和栅极、PMOS管M1和M2的栅极相连通，PMOS管M0～M2的源极均连接电源VDD，PMOS管M1的漏极连接PMOS管M4的源极，PMOS管M2的漏极连接PMOS管M5的源极，PMOS管M4和M5的漏极、NMOS管M7的漏极和栅极、NMOS管M8的栅极相连通，NMOS管M7和M8的源极均接地，NMOS管M8的漏极作为镜像单元的输出端输出基准电流Iref＝m*I0_cell，其中m取值为1/4或1/2或3/4。4.如权利要求1所述的用于EEPROM存储器的基准电流生成电路，其特征在于：所述的镜像单元包括MOS管M0～M8，PMOS管M0的漏极作为镜像单元的输入端，PMOS管M0的漏极和栅极、PMOS管M1～M3的栅极相连通，PMOS管M0～M3的源极均连接电源VDD，PMOS管M1的漏极连接PMOS管M4的源极，PMOS管M2的漏极连接PMOS管M5的源极，PMOS管M3的漏极连接PMOS管M6的源极，PMOS管M4～M6的漏极、NMOS管M7的漏极和栅极、NMOS管M8的栅极相连通，NMOS管M7和M8的源极均接地，NMOS管M8的漏极作为镜像单元的输出端输出基准电流Iref＝m*I0_cell，其中m取值为1/8或1/4或3/8或1/2或5/8或3/4或7/8。5....

【专利技术属性】
技术研发人员：徐兰，
申请(专利权)人：四川中微芯成科技有限公司，
类型：发明
国别省市：四川,51