显示基板及其制作方法、显示装置制造方法及图纸

本发明专利技术提供了一种显示基板及其制作方法、显示装置，属于显示技术领域。其中，所述显示基板的走线区域包括栅线和数据线交叉位置处的第一区域和除所述第一区域之外的第二区域，所述显示基板包括薄膜晶体管和覆盖所述薄膜晶体管的钝化层，所述钝化层上设置有有机膜，所述有机膜包括至少对应所述第一区域的镂空部。通过本发明专利技术的技术方案，能够提高显示基板的良率。

【技术实现步骤摘要】
显示基板及其制作方法、显示装置
本专利技术涉及显示
，特别是指一种显示基板及其制作方法、显示装置。
技术介绍
现有技术在制作显示基板时，形成覆盖薄膜晶体管的钝化层后，会在钝化层上形成一层有机膜，并在有机膜上形成像素电极。有机膜的厚度比较大，达到微米级别。通过有机膜可以提高显示基板的薄膜晶体管与像素电极之间的距离，降低显示基板的寄生电容，从而降低显示基板的功耗。但是在显示基板的走线区域，栅线和数据线交叉位置处的有机膜上容易积聚电荷，一旦积聚过多，便形成电荷释放从而产生ESD(Electro-Staticdischarge，静电释放)现象，使得显示基板的整体良率下降。
技术实现思路
本专利技术要解决的技术问题是提供一种显示基板及其制作方法、显示装置，能够提高显示基板的良率。为解决上述技术问题，本专利技术的实施例提供技术方案如下：一方面，提供一种显示基板，所述显示基板的走线区域包括栅线和数据线交叉位置处的第一区域和除所述第一区域之外的第二区域，所述显示基板包括薄膜晶体管和覆盖所述薄膜晶体管的钝化层，所述钝化层上设置有有机膜，所述有机膜包括至少对应所述第一区域的镂空部。进一步地，所述第一区域的边界与所述镂空部的边界之间的最小间距大于预设阈值。进一步地，所述预设阈值为350um。进一步地，所述镂空部的边界与所述第一区域的边界之间设置有静电引导图形。进一步地，所述镂空部包括相邻的第一边界和第二边界，所述第一边界和所述第二边界之间的夹角为直角，靠近所述第一边界和所述第二边界的静电引导图形包括与所述第一边界平行的第一导电图形、与所述第二边界平行的第二导电图形以及连接所述第一导电图形和所述第二导电图形的导电连接部，所述导电连接部为弧形；或所述导电连接部包括多个依次首尾相接的导电线段，相邻导电线段所成的夹角为钝角；或所述导电连接部与所述第一导电图形所成的夹角为钝角，所述导电连接部与所述第二导电图形所成的夹角为钝角。本专利技术实施例还提供了一种显示装置，包括如上所述的显示基板。本专利技术实施例还提供了一种显示基板的制作方法，所述显示基板的走线区域包括栅线和数据线交叉位置处的第一区域和除所述第一区域之外的第二区域，所述制作方法包括：形成薄膜晶体管和覆盖所述薄膜晶体管的钝化层；在所述钝化层上形成有机膜，所述有机膜包括至少对应所述第一区域的镂空部。进一步地，所述在所述钝化层上形成有机膜包括：在所述钝化层上形成一层感光的有机材料；利用掩模板对所述有机材料进行曝光，所述掩模板包括至少对应所述第一区域的不透光图形和除所述不透光图形之外的透光图形；显影后去除被所述不透光图形遮挡的有机材料。进一步地，所述方法还包括：在所述镂空部的边界与所述第一区域的边界之间形成静电引导图形。进一步地，所述镂空部包括相邻的第一边界和第二边界，所述第一边界和所述第二边界之间的夹角为直角，形成靠近所述第一边界和所述第二边界的所述静电引导图形包括：形成与所述第一边界平行的第一导电图形、与所述第二边界平行的第二导电图形以及连接所述第一导电图形和所述第二导电图形的导电连接部，所述导电连接部为弧形；或所述导电连接部包括多个依次首尾相接的导电线段，相邻导电线段所成的夹角为钝角；或所述导电连接部与所述第一导电图形所成的夹角为钝角，所述导电连接部与所述第二导电图形所成的夹角为钝角。本专利技术的实施例具有以下有益效果：上述方案中，显示基板的走线区域中，在栅线和数据线交叉位置处不设置有机膜，这样降低了栅线和数据线交叉位置处积聚电荷的几率，能够减少显示基板在走线区域发生ESD的概率，从而提高显示基板的良率。附图说明图1为现有显示基板的走线区域的示意图；图2为现有显示基板发生ESD的示意图；图3为本专利技术一实施例显示基板的走线区域的示意图；图4为本专利技术另一实施例显示基板的走线区域的示意图。附图标记1栅线2数据线3有机膜4发生ESD的位置5镂空部51第一边界52第二边界6静电引导图形61第一导电线段62第二导电线段63第三导电线段具体实施方式为使本专利技术的实施例要解决的技术问题、技术方案和优点更加清楚，下面将结合附图及具体实施例进行详细描述。图1为现有显示基板的走线区域的示意图，如图1所示，走线区域设置有栅线1和数据线2，其中，在栅线1和数据线2的交叉位置处覆盖有有机膜3，由于栅线1和数据线2的交叉位置处存在段差，在有机膜3的涂覆过程中由于段差影响，极易在栅线1和数据线2的交叉位置处产生电荷积聚，一旦积聚过多，便形成电荷释放从而产生ESD现象，如图2所示，4为发生ESD的位置，发生ESD的位置一般位于有机膜3的涂覆方向上，ESD现象将导致显示基板的良率的降低。为了解决上述问题，本专利技术的实施例提供一种显示基板及其制作方法、显示装置，能够提高显示基板的良率。本专利技术实施例提供一种显示基板，所述显示基板的走线区域包括栅线和数据线交叉位置处的第一区域和除所述第一区域之外的第二区域，所述显示基板包括薄膜晶体管和覆盖所述薄膜晶体管的钝化层，所述钝化层上设置有有机膜，所述有机膜包括至少对应所述第一区域的镂空部。本实施例中，显示基板的走线区域中，在栅线和数据线交叉位置处不设置有机膜，这样降低了栅线和数据线交叉位置处积聚电荷的几率，能够减少显示基板在走线区域发生ESD的概率，从而提高显示基板的良率。进一步地，所述第一区域的边界与所述镂空部的边界之间的最小间距大于预设阈值。应尽可能使得有机膜的设置区域远离第一区域，有机膜的设置区域与第一区域的距离越远，则发生ESD的概率的越低。优选地，所述预设阈值为350um，即有机膜的设置区域的边界与第一区域的边界之间的最小间距大于350um，这样能够使得有机膜的设置区域与第一区域的距离比较远，大大降低发生ESD的概率。为了进一步地减少走线区域积聚的电荷，在所述镂空部的边界与所述第一区域的边界之间设置有静电引导图形，静电引导图形采用导电材料制作，与显示基板上的接地点或者与显示基板外的预设接地点连接，能够导走走线区域积聚的电荷，消除有机膜涂覆过程中或者其他硬件波动所带来的积聚电荷的情况，进一步降低走线区域发生ESD的概率。一具体实施例中，所述镂空部包括相邻的第一边界和第二边界，所述第一边界和所述第二边界之间的夹角为直角，靠近所述第一边界和所述第二边界的静电引导图形包括与所述第一边界平行的第一导电图形、与所述第二边界平行的第二导电图形以及连接所述第一导电图形和所述第二导电图形的导电连接部，所述导电连接部为弧形；或所述导电连接部包括多个依次首尾相接的导电线段，相邻导电线段所成的夹角为钝角；或所述导电连接部与所述第一导电图形所成的夹角为钝角，所述导电连接部与所述第二导电图形所成的夹角为钝角。由于在尖角区域发生ESD的概率较高，因此，将静电引导图形设计为不包括直角和锐角，从而可以有效地导走静电，消除有机膜涂覆过程中或者其他硬件波动所带来的积聚电荷的情况，降低走线区域发生ESD的概率。下面结合附图以及具体的实施例对本专利技术的显示基板进行进一步介绍：如图3所示，显示基板的走线区域设置有栅线1和数据线2，显示基板包括栅线1和数据线2交叉位置处的第一区域和除所述第一区域之外的第二区域，另外，显示基板上还设置有有机膜3，有机膜3包括对应第一区域的镂空部5，其中，对应的意思即为第一区域在显示基板上的正投影本文档来自技高网...

【技术保护点】
1.一种显示基板，其特征在于，所述显示基板的走线区域包括栅线和数据线交叉位置处的第一区域和除所述第一区域之外的第二区域，所述显示基板包括薄膜晶体管和覆盖所述薄膜晶体管的钝化层，所述钝化层上设置有有机膜，所述有机膜包括至少对应所述第一区域的镂空部。

【技术特征摘要】
1.一种显示基板，其特征在于，所述显示基板的走线区域包括栅线和数据线交叉位置处的第一区域和除所述第一区域之外的第二区域，所述显示基板包括薄膜晶体管和覆盖所述薄膜晶体管的钝化层，所述钝化层上设置有有机膜，所述有机膜包括至少对应所述第一区域的镂空部。2.根据权利要求1所述的显示基板，其特征在于，所述第一区域的边界与所述镂空部的边界之间的最小间距大于预设阈值。3.根据权利要求2所述的显示基板，其特征在于，所述预设阈值为350um。4.根据权利要求1所述的显示基板，其特征在于，所述镂空部的边界与所述第一区域的边界之间设置有静电引导图形。5.根据权利要求4所述的显示基板，其特征在于，所述镂空部包括相邻的第一边界和第二边界，所述第一边界和所述第二边界之间的夹角为直角，靠近所述第一边界和所述第二边界的静电引导图形包括与所述第一边界平行的第一导电图形、与所述第二边界平行的第二导电图形以及连接所述第一导电图形和所述第二导电图形的导电连接部，所述导电连接部为弧形；或所述导电连接部包括多个依次首尾相接的导电线段，相邻导电线段所成的夹角为钝角；或所述导电连接部与所述第一导电图形所成的夹角为钝角，所述导电连接部与所述第二导电图形所成的夹角为钝角。6.一种显示装置，其特征在于，包括如权利要求1-5中任一项所述的显示基板。7.一种显示基板的制作方法，其特征在于，所述显示...

【专利技术属性】
技术研发人员：彭俊林，罗道源，杨增乾，冯耀耀，孙剑秋，刘增利，
申请(专利权)人：合肥鑫晟光电科技有限公司，京东方科技集团股份有限公司，
类型：发明
国别省市：安徽,34