一种高速AD/DA混合芯片的故障测试装置及方法制造方法及图纸

本发明专利技术公开了一种高速AD/DA混合芯片的故障测试装置及方法，用于诊断电路板上的高速ADC和DAC器件；对于ADC的诊断，将给定电压值输入PC上位机，PC上位机通过AD/DA一体模块产生模拟电压，并加载至被测ADC，产生测试指令和测试向量，在通过IEEE1149.1控制器作用于AD测试模块，AD测试模块快将采集到的电压量化值串行移出至IEEE1149.1控制器，继而IEEE1149.1控制器将数据发送给PC上位机，并与预期响应作比较，可以判断ADC故障情况；对于DAC的诊断，将给定电压值输入PC上位机，PC上位机将电压值转化为测试向量并产生测试指令，经IEEE1149.1控制器译码后，测试向量通过TDI移入DA测试模块，进而加载至被测DAC，再接收由AD/DA一体模块采集到的被测DAC输出的模拟电压，与预期响应作比较，可以判断DAC故障情况。

A Fault Testing Device and Method for High Speed AD/DA Hybrid Chip

The invention discloses a fault testing device and method for high-speed AD/DA mixed chip, which is used to diagnose high-speed ADC and DAC devices on circuit boards; for the diagnosis of ADC, the given voltage value is input to PC host computer, which generates analog voltage through AD/DA integrated module and loads it to the ADC under test, generates test instructions and test vectors, and acts on AD testing through IEEE1149.1 controller. In the test module, the AD test module moves the collected voltage quantization values to the IEEE1149.1 controller in series, and then the IEEE1149.1 controller sends the data to the PC host computer, comparing with the expected response, the ADC fault can be judged. For the diagnosis of DAC, the given voltage values are input to the PC host computer, which converts the voltage values into test vectors and generates test instructions through the IEEE1149.1 controller. After decoding of 49.1 controller, test vectors are transferred to the DAC test module through TDI, then loaded to the DAC under test, and then receive the analog voltage of the DAC output collected by the AD/DA integrated module. By comparing with the expected response, the DAC fault can be judged.

【技术实现步骤摘要】
一种高速AD/DA混合芯片的故障测试装置及方法
本专利技术属于集成电路故障测试
，更为具体地讲，涉及一种高速AD/DA混合芯片的故障测试装置及方法。
技术介绍
1986-1988年，以欧洲和北美会员为主的联合测试行动组织(JointTestActionGroup，JTAG)为解决VLSI(VeryLargeScaleIntegration)等新型电子器件的测试问题，率先开展了边界扫描测试技术的研究。该组织于1990年形成了用于数字边界扫描测试技术的IEEE1149.1标准，并随后不断的对其补充和修改。1999年，IEEE组织发布了IEEE1149.4边界扫描标准，致力于模拟电路可测试性设计的规范化。但是目前支持IEEE1149.4标准的集成电路较少，主要包括TI(TexasInstruments,德州仪器)公司的双二选一模拟开关STA400EP和IEEE1149.4工作组提供的混合信号边界扫描测试实验芯片KLIC，对于常用的高速ADC、DAC、SoC(SystemonChip，片上系统)等数模混合芯片，鲜有支持IEEE1149.4的，因此基于IEEE1149.4标准的测试技术尚本文档来自技高网...

【技术保护点】
1.一种高速AD/DA混合芯片的故障测试装置，其特征在于，包括：PC上位机，主要用于产生测试所需要的边界扫描测试向量和操作指令，同时接受被测电路的测试响应向量及电压测试数据，并运用内置算法对所接收数据进行分析处理，得出故障诊断报告；通过PC上位机界面控制整个装置的运行，再根据装置运行的状态，PC上位机通过串行接口与AD/DA一体模块连接通信，并将人工输入的电压测试数据输入至AD/DA一体模块，或者接收AD/DA一体模块输出的电压测试数据；同时，PC上位机通过USB接口接口与IEEE1149.1控制器通信，将测试向量和测试指令加载至IEEE1149.1控制器，或者接收IEEE1149.1控制器输...

【技术特征摘要】
1.一种高速AD/DA混合芯片的故障测试装置，其特征在于，包括：PC上位机，主要用于产生测试所需要的边界扫描测试向量和操作指令，同时接受被测电路的测试响应向量及电压测试数据，并运用内置算法对所接收数据进行分析处理，得出故障诊断报告；通过PC上位机界面控制整个装置的运行，再根据装置运行的状态，PC上位机通过串行接口与AD/DA一体模块连接通信，并将人工输入的电压测试数据输入至AD/DA一体模块，或者接收AD/DA一体模块输出的电压测试数据；同时，PC上位机通过USB接口接口与IEEE1149.1控制器通信，将测试向量和测试指令加载至IEEE1149.1控制器，或者接收IEEE1149.1控制器输出的测试响应向量；PC上位机内置的算法可根据当前测试指令生成相应的预期响应，通过比对预期响应和接收数据可判断故障情况；IEEE1149.1控制器，通过JTAG1接口与AD测试模块相连接，通过JTAG2接口与DA测试模块相连接；IEEE1149.1控制器通过TDI加载测试向量，通过TDO回收响应向量，通过TMS、TCK信号来控制边界扫描芯片中的TAP控制器的状态，进而控制边界扫描芯片的测试模式；IEEE1149.1控制器还负责将PC上位机传输过来的测试向量和测试指令进行译码，产生不同的JTAG信号并加载到被测电路，再等待接收被测电路产生的测试响应向量再转发给PC上位机；AD测试模块，具有多个I/O口，用于移出被测电路中的ADC产生的量化电压值；AD测试模块通过I/O口与被测电路中的ADC并行连接，并且均与IEEE1149.1控制器的JTAG1接口相连；AD测试模块中各器件间通过菊花链的方式连接，即上一个器件的TDO与下一个器件的TDI相连；当被测电路中的ADC输出的电压量化数据加载至AD测试模块的I/O口后，AD测试模块根据IEEE1149.1控制器发来的测试向量和测试指令将电压量化数据通过TDO串行移出至IEEE1149.1控制器；DA测试模块，具有多个I/O口，用于加载量化电压值至被测电路中的DAC；DA测试模块通过I/O口与被测电路中的DAC并行连接，并且均与IEEE1149.1控制器的JTAG2接口相连，DA测试模块中各器件间通过菊花链的方式连接...

【专利技术属性】
技术研发人员：刘震，谢睿臻，程玉华，杨成林，周秀云，
申请(专利权)人：电子科技大学，
类型：发明
国别省市：四川,51