一种异步FIFO电路及时延确定方法技术

本发明专利技术实施例提供了一种异步FIFO电路及时延确定方法，涉及无线通信领域。所述异步FIFO电路包括：写时钟产生电路、读时钟产生电路、写地址产生电路、读地址产生电路、随机访问存储器、延迟线电路、同步逻辑电路、地址比较逻辑电路和处理器；写地址产生电路的第二输出端与延迟线电路的第一输入端连接，延迟线电路的第二输入端与处理器的第一输出端连接，延迟线电路的输出端与同步逻辑电路的第一输入端连接，同步逻辑电路的输出端与地址比较逻辑电路的第一输入端连接，读地址产生电路的输出端与地址比较逻辑电路的第三输入端连接，地址比较逻辑电路的第一输出端与处理器的输入端连接。本发明专利技术可以实现对异步FIFO电路的时延的准确确定。

【技术实现步骤摘要】
【国外来华专利技术】PCT国内申请，说明书已公开。

【技术保护点】
PCT国内申请，权利要求书已公开。

【技术特征摘要】
【国外来华专利技术】PCT国内申请，...

【专利技术属性】
技术研发人员：夏山春，张志伟，陈默，
申请(专利权)人：华为技术有限公司，
类型：发明
国别省市：广东,44